EDA技術(shù)應(yīng)用（Verilog語言版 第二版）

　　本教材采用基于EDA技術(shù)項(xiàng)目開發(fā)的課程教學(xué)模式，通過十個(gè)項(xiàng)目詳細(xì)介紹可編程邏輯器件的硬件結(jié)構(gòu)和開發(fā)設(shè)計(jì)方法。通過項(xiàng)目教學(xué)，學(xué)生將掌握EDA項(xiàng)目開發(fā)的過程，不僅能夠完成課堂項(xiàng)目設(shè)計(jì)和實(shí)施，還能夠勝任EDA電子競賽和工作的項(xiàng)目設(shè)計(jì)和實(shí)施，較好地體現(xiàn)了應(yīng)用型人才的培養(yǎng)需求。本教材使用的軟件是QuartusⅡ集成開發(fā)工具，具體內(nèi)容分為三個(gè)部分，共十個(gè)項(xiàng)目。1.基礎(chǔ)項(xiàng)目： 涵蓋EDA技術(shù)、常見可編程邏輯器件硬件結(jié)構(gòu)、QuartusⅡ軟件的使用步驟、Verilog HDL語言等基礎(chǔ)知識，包括項(xiàng)目一和項(xiàng)目二。項(xiàng)目一主要介紹EDA技術(shù)、常見可編程邏輯器件硬件結(jié)構(gòu)和QuartusⅡ軟件的使用步驟；項(xiàng)目二主要介紹Verilog HDL語言的基本組成、語言要素和描述語句。學(xué)生學(xué)習(xí)上述兩個(gè)項(xiàng)目，不僅能夠掌握可編程邏輯器件的硬件結(jié)構(gòu)，還能掌握Verilog HDL語言的基本語法。2.電路應(yīng)用項(xiàng)目：涵蓋組合邏輯電路和時(shí)序邏輯電路的設(shè)計(jì)，包括項(xiàng)目三和項(xiàng)目四。項(xiàng)目三介紹數(shù)碼管顯示譯碼器的設(shè)計(jì)；項(xiàng)目四介紹計(jì)數(shù)器的設(shè)計(jì)。學(xué)生學(xué)習(xí)上述兩個(gè)項(xiàng)目，能夠掌握常見的組合邏輯電路和時(shí)序邏輯電路的設(shè)計(jì)與應(yīng)用。3.系統(tǒng)應(yīng)用項(xiàng)目：涵蓋典型數(shù)字電路系統(tǒng)的設(shè)計(jì)與應(yīng)用，包括項(xiàng)目五至項(xiàng)目十。項(xiàng)目五主要介紹使用有限狀態(tài)機(jī)設(shè)計(jì)數(shù)字電路系統(tǒng)的思路與方法；項(xiàng)目六主要介紹系統(tǒng)模塊化設(shè)計(jì)與編譯仿真的思路；項(xiàng)目七主要介紹使用Moore狀態(tài)機(jī)設(shè)計(jì)數(shù)字系統(tǒng)電路的思路與方法；項(xiàng)目八主要介紹使用Mealy狀態(tài)機(jī)設(shè)計(jì)數(shù)字系統(tǒng)電路的思路與方法；項(xiàng)目九主要介紹復(fù)雜數(shù)字電路系統(tǒng)設(shè)計(jì)思路以及兩種仿真方法；項(xiàng)目十主要介紹全國大學(xué)生電子設(shè)計(jì)大賽FPGA賽題的分析與實(shí)現(xiàn)。通過上述六個(gè)項(xiàng)目，可以完成可控流水燈、數(shù)字時(shí)鐘、交通信號燈控制器、序列檢測器、數(shù)字頻率計(jì)和簡易數(shù)字存儲示波器等典型項(xiàng)目的設(shè)計(jì)，掌握EDA技術(shù)的項(xiàng)目開發(fā)方法和設(shè)計(jì)建模思路。本教材的十個(gè)項(xiàng)目均采用企業(yè)項(xiàng)目開發(fā)流程來設(shè)計(jì)，每個(gè)項(xiàng)目都可以單獨(dú)使用。書中詳細(xì)介紹了每個(gè)設(shè)計(jì)環(huán)節(jié)的設(shè)計(jì)內(nèi)容和設(shè)計(jì)思路，并給出詳細(xì)的設(shè)計(jì)成果，全部代碼均調(diào)試通過。本教材可以作為EDA技術(shù)開發(fā)設(shè)計(jì)的入門手冊使用。

暫缺《EDA技術(shù)應(yīng)用（Verilog語言版 第二版）》作者簡介