硬件電路與產(chǎn)品可靠性設(shè)計(jì)

目錄
第1章元器件選型可靠性設(shè)計(jì)
1.1概述
1.2元器件選型原則
1.3新引入元器件的檢測(cè)和篩選
1.3.1元器件檢測(cè)
1.3.2元器件篩選
1.4元器件失效分析
1.4.1元器件失效原因
1.4.2元器件失效模式
1.4.3元器件失效規(guī)律
1.4.4阻容、電感、集成電路失效分析
1.4.5失效分析的意義
1.5供應(yīng)商管理
1.5.1選擇供應(yīng)商的依據(jù)
1.5.2選擇供應(yīng)商的方法與步驟
1.5.3供應(yīng)商考評(píng)
1.6常用元器件選型指導(dǎo)
1.6.1電阻
1.6.2電容
1.6.3二極管
1.6.4電感
1.6.5三極管
1.6.6電源管理芯片
1.6.7石英晶振
1.6.8連接器
第2章硬件可靠性設(shè)計(jì)
2.1硬件繪圖工具選擇
2.2原理圖設(shè)計(jì)
2.2.1原理圖設(shè)計(jì)步驟
2.2.2原理圖繪制基本要求
2.2.3網(wǎng)絡(luò)標(biāo)號(hào)命名
2.2.4引用成熟的電路和新電路驗(yàn)證
2.2.5原理圖checklist
2.3電路可靠性
2.3.1電路的簡(jiǎn)化設(shè)計(jì)
2.3.2電路元器件參數(shù)計(jì)算
2.3.3電路接口防護(hù)
2.3.4靜電防護(hù)
2.3.5結(jié)構(gòu)設(shè)計(jì)的靜電防護(hù)
2.3.6電路防靜電設(shè)計(jì)
2.3.7PCB靜電防護(hù)
2.3.8如何提高電路可靠性
 
 
 
2.4電路耐環(huán)境設(shè)計(jì)
2.4.1金融POS產(chǎn)品
2.4.2工業(yè)三防產(chǎn)品
2.5電路降額設(shè)計(jì)
2.5.1應(yīng)力說明
2.5.2降額等級(jí)
2.5.3常用元器件降額設(shè)計(jì)
2.5.4降額設(shè)計(jì)注意事項(xiàng)
2.6產(chǎn)品電磁兼容性設(shè)計(jì)
2.6.1EMC設(shè)計(jì)理念
2.6.2電磁感應(yīng)與電磁干擾
2.6.3濾波器和濾波電路應(yīng)用
2.6.4元器件選型的電磁兼容性考慮
2.6.5原理圖的電磁兼容性設(shè)計(jì)
2.6.6PCB設(shè)計(jì)的電磁兼容性考慮
2.6.7結(jié)構(gòu)設(shè)計(jì)與屏蔽
2.6.8系統(tǒng)接地設(shè)計(jì)
2.7電路設(shè)計(jì)舉例
2.7.1DCDC電源電路設(shè)計(jì)(電路參數(shù)計(jì)算)
2.7.2揚(yáng)聲器功放電路設(shè)計(jì)(功率計(jì)算)
2.7.3按鍵電路(電路簡(jiǎn)化)
2.7.4熱敏打印機(jī)驅(qū)動(dòng)電路(異常情況的考慮)
2.8軟硬件協(xié)同工作與產(chǎn)品可靠性
2.8.1軟硬件接口
2.8.2軟件接口與軟件可維護(hù)性
2.8.3代碼編寫總體原則
2.8.4軟件防錯(cuò)處理
2.8.5軟件性能測(cè)試
2.8.6軟件可靠性測(cè)試
2.9結(jié)構(gòu)硬件協(xié)同工作與產(chǎn)品可靠性
2.9.1產(chǎn)品結(jié)構(gòu)內(nèi)部堆疊設(shè)計(jì)
2.9.2產(chǎn)品外觀設(shè)計(jì)
2.9.3結(jié)構(gòu)堆疊細(xì)化
2.9.4結(jié)構(gòu)可靠性設(shè)計(jì)
第3章硬件測(cè)試
3.1概述
3.2信號(hào)質(zhì)量測(cè)試
3.2.1信號(hào)質(zhì)量測(cè)試條件
3.2.2信號(hào)質(zhì)量測(cè)試覆蓋范圍
3.2.3信號(hào)質(zhì)量測(cè)試注意事項(xiàng)
3.2.4信號(hào)質(zhì)量測(cè)試結(jié)果分析
3.2.5信號(hào)質(zhì)量測(cè)試舉例說明
3.2.6電源電路信號(hào)質(zhì)量測(cè)試
3.2.7時(shí)鐘電路信號(hào)質(zhì)量測(cè)試
3.2.8復(fù)位電路信號(hào)質(zhì)量測(cè)試
3.3信號(hào)時(shí)序測(cè)試
3.3.1信號(hào)時(shí)序測(cè)試條件
3.3.2信號(hào)時(shí)序測(cè)試覆蓋范圍
3.3.3信號(hào)時(shí)序測(cè)試注意事項(xiàng)
3.3.4信號(hào)時(shí)序測(cè)試舉例說明
3.3.5DDR信號(hào)時(shí)序測(cè)試
3.3.6I2C總線時(shí)序分析
3.4硬件功能測(cè)試
3.5硬件性能測(cè)試
3.5.1熱敏打印模塊性能測(cè)試
3.5.2磁頭模塊性能測(cè)試
3.6硬件可靠性測(cè)試
3.7硬件測(cè)試作用及意義
第4章PCB可靠性設(shè)計(jì)
4.1概述
4.2PCB層數(shù)和疊層結(jié)構(gòu)
4.2.1確定PCB層數(shù)
4.2.2單層PCB
4.2.3雙層PCB
4.2.4多層PCB
4.2.5多層PCB疊層結(jié)構(gòu)設(shè)計(jì)
4.3PCB元器件封裝可靠性設(shè)計(jì)
4.4元器件布局
4.4.1元器件布局技巧
4.4.2元器件布局原則
4.5PCB走線
4.5.1PCB布線規(guī)則
4.5.2PCB走線電磁兼容性設(shè)計(jì)
4.5.3PCB地線的干擾與抑制
4.6PCB設(shè)計(jì)后期檢查
第5章產(chǎn)品研發(fā)過程可靠性評(píng)審
5.1概述
5.2產(chǎn)品可靠性與研發(fā)能力
5.3硬件工程師的能力模型
5.4產(chǎn)品可靠性指標(biāo)
5.5產(chǎn)品可靠性評(píng)審
5.6產(chǎn)品研發(fā)各階段評(píng)審重點(diǎn)
第6章一款智能手持終端產(chǎn)品設(shè)計(jì)(具體案例)
6.1產(chǎn)品需求
6.1.1產(chǎn)品規(guī)格書
6.1.2外觀需求
6.2產(chǎn)品研發(fā)過程管理
6.2.1產(chǎn)品開發(fā)流程
6.2.2項(xiàng)目計(jì)劃表
6.3外觀與結(jié)構(gòu)設(shè)計(jì)
6.3.1產(chǎn)品內(nèi)部排布設(shè)計(jì)
6.3.2外觀設(shè)計(jì)
6.3.3產(chǎn)品結(jié)構(gòu)設(shè)計(jì)要點(diǎn)
6.4硬件設(shè)計(jì)
6.4.1元器件選型
6.4.2原理圖繪制
6.4.3原理圖分析
6.4.4PCB布線設(shè)計(jì)
6.5軟件設(shè)計(jì)
6.6產(chǎn)品測(cè)試
6.6.1硬件板級(jí)測(cè)試
6.6.2硬件系統(tǒng)測(cè)試
6.6.3軟件測(cè)試
6.6.4可靠性測(cè)試
6.7產(chǎn)品量產(chǎn)與維護(hù)