數(shù)字邏輯簡明教程

第1章 數(shù)字邏輯基礎(chǔ)
1.1 概述
1.1.1 數(shù)字電路的特點(diǎn)
1.1.2 數(shù)字電路的分類
1.2 數(shù)制
1.2.1 十進(jìn)制數(shù)的表示
1.2.2 二進(jìn)制數(shù)的表示
1.2.3 其他進(jìn)制數(shù)的表示
1.2.4 數(shù)制轉(zhuǎn)換
1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算
1.3.1 原碼
1.3.2 反碼
1.3.3 補(bǔ)碼
1.3.4 小數(shù)的表示與字長
1.4 幾種常用的編碼
1.4.1 二-十進(jìn)制（BCD）碼
1.4.2 格雷碼
1.4.3 美國信息交換標(biāo)準(zhǔn)代碼（ASCⅡ碼）
本章小結(jié)
自我檢測題
習(xí)題
第2章 邏輯代數(shù)基礎(chǔ)
2.1 邏輯變量及其基本運(yùn)算
2.2 邏輯函數(shù)及其表示方法
2.2.1 邏輯函數(shù)的定義
2.2.2 邏輯函數(shù)的表示方法
2.3 邏輯代數(shù)的基本定律、常用公式和基本規(guī)則
2.3.1 基本定律
2.3.2 常用公式
2.3.3 基本規(guī)則
2.4 邏輯函數(shù)表達(dá)式的常用形式
2.4.1 邏輯函數(shù)表達(dá)式的常用形式
2.4.2 最小項(xiàng)與最小項(xiàng)表達(dá)式
2.4.3 最大項(xiàng)與最大項(xiàng)表達(dá)式
2.5 邏輯函數(shù)的化簡
2.5.1 邏輯函數(shù)的最簡表達(dá)式
2.5.2 邏輯函數(shù)的代數(shù)化簡法
2.5.3 邏輯函數(shù)的卡諾圖化簡法
2.5.4 具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡
本章小結(jié)
自我檢測題
習(xí)題
第3章 組合邏輯電路
3.1 組合邏輯電路的分析方法
3.2 組合邏輯電路的設(shè)計方法
3.3 常用的集成組合邏輯電路及其應(yīng)用
3.3.1 編碼器
3.3.2 譯碼器
3.3.3 數(shù)據(jù)選擇器
3.3.4 數(shù)值比較器
3.3.5 加法器
本章小結(jié)
自我檢測題
習(xí)題
第4章 觸發(fā)器
4.1 概述
4.2 基本SR觸發(fā)器
4.2.1 南或非門組成的基本SR觸發(fā)器
4.2.2 由與非門組成的基本SR觸發(fā)器
4.2.3 基本SR觸發(fā)器芯片
4.2.4 基本SR觸發(fā)器的應(yīng)用
4.3 鐘控觸發(fā)器
4.3.1 鐘控SR觸發(fā)器
4.3.2 鐘控D觸發(fā)器
4.3.3 鐘控JK觸發(fā)器
4.3.4 鐘控觸發(fā)器芯片
4.4 集成觸發(fā)器
4.4.1 主從JK觸發(fā)器
4.4.2 邊沿觸發(fā)器
4.4.3 集成觸發(fā)器芯片
4.4.4 集成觸發(fā)器的應(yīng)用
4.5 觸發(fā)器的邏輯功能及其描述方法
4.5.1 觸發(fā)器的分類
4.5.2 觸發(fā)器之間的轉(zhuǎn)換
本章小結(jié)
自我檢測題
習(xí)題
第5章 時序邏輯電路
5.1 概述
5.2 時序邏輯電路的分析方法
5.3 時序邏輯電路的設(shè)計方法
5.4 寄存器
5.4.1 基本寄存器
5.4.2 移位寄存器
5.5 計數(shù)器
5.5.1 同步二進(jìn)制計數(shù)器
5.5.2 同步十進(jìn)制計數(shù)器
5.5.3 任意進(jìn)制計數(shù)器
5.5.4 異步計數(shù)器
5.5.5 移位寄存器型計數(shù)器
5.5.6 序列信號發(fā)生器
5.5.7 應(yīng)用舉例——拔河游戲機(jī)
本章小結(jié)
自我檢測題
習(xí)題
第6章 脈沖波形的產(chǎn)生與整形
6.1 脈沖波形
6.2 555定時器
6.3 施密特觸發(fā)器
6.3.1 用555定時器構(gòu)成的施密特觸發(fā)器
6.3.2 集成施密特觸發(fā)器
6.3.3 施密特觸發(fā)器的應(yīng)用
6.4 多諧振蕩器
6.4.1 用555定時器構(gòu)成的多諧振蕩器
6.4.2 多諧振蕩器應(yīng)用實(shí)例
6.5 單穩(wěn)態(tài)觸發(fā)器
6.5.1 用555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
6.5.2 集成單穩(wěn)態(tài)觸發(fā)器
6.5.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
本章小結(jié)
自我檢測題
習(xí)題
參考文獻(xiàn)