FPGA數(shù)字系統(tǒng)設(shè)計(jì)

定　價(jià)：￥59.00

作　者：	薛一鳴，文娟著
出版社：	清華大學(xué)出版社
叢編項(xiàng)：	高等學(xué)校電子信息類專業(yè)系列教材
標(biāo)　簽：	暫缺

購買這本書可以去

京東 (￥59.00)

ISBN：	9787302536710	出版時(shí)間：	2019-11-01	包裝：	平裝
開本：	16開	頁數(shù)：	298	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《FPGA數(shù)字系統(tǒng)設(shè)計(jì)/高等學(xué)校電子信息類專業(yè)系列教材》在全面介紹FPGA器件結(jié)構(gòu)、Verilog語法和經(jīng)典數(shù)字邏輯設(shè)計(jì)的基礎(chǔ)上，著重介紹基于Vivado的FPGA開發(fā)流程、基于FPGA的基礎(chǔ)和高級(jí)設(shè)計(jì)技術(shù)、FPGA時(shí)序約束與時(shí)序分析方法、ZynqSoC嵌入式系統(tǒng)設(shè)計(jì)，最后詳細(xì)介紹CNN手寫數(shù)字識(shí)別系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)。《FPGA數(shù)字系統(tǒng)設(shè)計(jì)/高等學(xué)校電子信息類專業(yè)系列教材》共分兩篇：第1～5章為基礎(chǔ)篇，著重介紹FPGA設(shè)計(jì)的基礎(chǔ)知識(shí)，包括FPGA電路結(jié)構(gòu)、VerilogHDL語法、經(jīng)典數(shù)字邏輯設(shè)計(jì)，同時(shí)詳細(xì)講解基于Vivado的FPGA開發(fā)流程，基礎(chǔ)實(shí)驗(yàn)涵蓋信號(hào)采集、信號(hào)傳輸、信號(hào)處理、信號(hào)輸出等信息處理全過程；第6～10章為提高篇，深入介紹FPGA的高級(jí)設(shè)計(jì)技術(shù)、FPGA的時(shí)序約束和時(shí)序分析、基于Zynq的SoC嵌入式系統(tǒng)設(shè)計(jì)，并以CNN手寫數(shù)字識(shí)別系統(tǒng)為例討論FPGA數(shù)字系統(tǒng)設(shè)計(jì)過程中的實(shí)現(xiàn)細(xì)節(jié)，綜合實(shí)驗(yàn)圍繞人工智能、多媒體處理和經(jīng)典數(shù)字電路展開?！禙PGA數(shù)字系統(tǒng)設(shè)計(jì)/高等學(xué)校電子信息類專業(yè)系列教材》適合作為高等院校電子工程類、自動(dòng)控制類、計(jì)算機(jī)類專業(yè)大學(xué)本科生、研究生的教學(xué)用書，同時(shí)可供對(duì)FPGA設(shè)計(jì)開發(fā)比較熟悉的開發(fā)人員、廣大科技工作者和研究人員參考。

作者簡(jiǎn)介

暫缺《FPGA數(shù)字系統(tǒng)設(shè)計(jì)》作者簡(jiǎn)介

圖書目錄

基礎(chǔ)篇
第1章可編程邏輯器件基礎(chǔ)
1．1 可編程邏輯器件概述
1．2 CPIOD的原理與結(jié)構(gòu)
1．2．1 乘積項(xiàng)的工作原理
1．2．2 CPLD的一般結(jié)構(gòu)
1．3 FPGA的原理與結(jié)構(gòu)
1．3．1 查找表的基本原理
1．3．2 FPGA的結(jié)構(gòu)
第2章 VerilogHDL語言基礎(chǔ)
2．1 硬件描述語言概述
2．2 VerilogHDL模塊的結(jié)構(gòu)
2．3 VerilogHDL語言要素
2．3．1 標(biāo)識(shí)符與關(guān)鍵詞
2．3．2 注釋
2．3．3 四值邏輯
2．3．4 常量及其表示
2．3．5 數(shù)據(jù)類型
2．4 表達(dá)式和運(yùn)算符
2．4．1 連接與復(fù)制操作符
2．4．2 符號(hào)運(yùn)算符
2．4．3 算術(shù)運(yùn)算符
2．4．4 關(guān)系運(yùn)算符
2．4．5 邏輯運(yùn)算符
2．4．6 全等比較運(yùn)算符
2．4．7 按位運(yùn)算符
2．4．8 歸約運(yùn)算符
2．4．9 移位操作符
2．4．10 條件運(yùn)算符
2．4．11 優(yōu)先級(jí)說明
2．5 VerilogHDL的行為建模
2．5．1 行為描述的結(jié)構(gòu)
2．5．2 過程結(jié)構(gòu)
2．5．3 時(shí)序控制
2．5．4 賦值語句
2．5．5 條件與控制語句
2．5．6 任務(wù)與函數(shù)結(jié)構(gòu)
2．5．7 可綜合與不可綜合
2．6 VerilogHDL的結(jié)構(gòu)化建模
2．6．1 內(nèi)置的基本門及其例化
2．6．2 模塊實(shí)例化
2．6．3 層次化設(shè)計(jì)
2．7 系統(tǒng)任務(wù)和系統(tǒng)函數(shù)
2．7．1 顯示任務(wù)
2．7．2 文件輸入／輸出任務(wù)
2．7．3 從文件中讀取數(shù)據(jù)任務(wù)
2．7．4 仿真控制任務(wù)
2．7．5 仿真時(shí)間函數(shù)
2．8 編譯指令
2．9 驗(yàn)證平臺(tái)搭建
2．9．1 驗(yàn)證平臺(tái)結(jié)構(gòu)
2．9．2 待驗(yàn)證設(shè)計(jì)
2．9．3 時(shí)鐘生成器
2．9．4 激勵(lì)發(fā)生器（Stimulator）
2．9．5 比較器（Checker）
2．9．6 驗(yàn)證平臺(tái)完整實(shí)例
第3章數(shù)字邏輯HDL描述
3．1 組合邏輯電路設(shè)計(jì)舉例
3．1．1 比較器
3．1．2 編碼器
3．1．3 譯碼器
3．1．4 簡(jiǎn)單的ALU電路
3．2 時(shí)序邏輯電路設(shè)計(jì)舉例
3．2．1 D觸發(fā)器
3．2．2 移位寄存器
3．2．3 計(jì)數(shù)器
3．2．4 分頻電路
3．3 有限狀態(tài)機(jī)設(shè)計(jì)
第4章基于Vivado的FPGA開發(fā)流程
……
提高篇