模擬電路與數(shù)字電路（第3版）

上篇 模擬電路部分
第　1章 半導(dǎo)體器件　1
1．1　半導(dǎo)體基礎(chǔ)知識(shí)　1
1．1．1　本征半導(dǎo)體　1
1．1．2　本征激發(fā)和兩種載流子　2
1．1．3　雜質(zhì)半導(dǎo)體　2
1．1．4　PN結(jié)　4
1．2　二極管　7
1．2．1　二極管的幾種常見結(jié)構(gòu)　7
1．2．2　二極管的伏-安特性　7
1．2．3　二極管的主要參數(shù)　8
1．2．4　二極管極性的簡易判別法　8
1．2．5　二極管的等效電路　9
*1．3　二極管的基本應(yīng)用電路　9
1．3．1　二極管整流電路　9
1．3．2　橋式整流電路　10
1．3．3　倍壓整流電路　12
1．3．4　限幅電路　12
1．3．5　與門電路　13
*1．4　穩(wěn)壓管　13
1．4．1　穩(wěn)壓管的結(jié)構(gòu)和特性曲線　13
1．4．2　穩(wěn)壓管的主要參數(shù)　14
1．5　其他類型的二極管　15
1．5．1　發(fā)光二極管　16
1．5．2　光電二極管　16
1．6　三極管　16
1．6．1　三極管的結(jié)構(gòu)及類型　16
1．6．2　三極管的電流放大作用　18
1．6．3　三極管的共射特性曲線　19
1．6．4　三極管的主要參數(shù)　21
1．7　場效應(yīng)管　23
1．7．1　結(jié)型場效應(yīng)管的類型和
構(gòu)造　23
1．7．2　絕緣柵型場效應(yīng)管的類型和
構(gòu)造　26
1．7．3　場效應(yīng)管的主要參數(shù)　30
第　2章 基本放大電路　34
2．1　共發(fā)射極放大電路　34
2．1．1　電路的組成　34
2．1．2　放大電路的直流通路和交流
通路　35
2．1．3　共發(fā)射極電路圖解分析法　35
2．1．4　微變等效電路分析法　39
2．2　放大電路的分析　44
2．2．1　穩(wěn)定工作點(diǎn)的必要性　44
2．2．2　靜態(tài)工作點(diǎn)穩(wěn)定的典型
電路　44
2．2．3　復(fù)合管放大電路　47
2．3　共集電極電路　48
2．4　共基極電路　50
2．5　多級(jí)放大器　51
2．5．1　阻容耦合電壓放大器　52
*2．5．2　共射-共基放大器　53
2．5．3　直接耦合電壓放大器　55
2．6　差動(dòng)放大器　57
2．6．1　電路組成　57
2．6．2　靜態(tài)分析　59
2．6．3　動(dòng)態(tài)分析　59
2．6．4　差動(dòng)放大器輸入、輸出的4種
組態(tài)　61
2．7　放大器的頻響特性　64
2．7．1　三極管高頻等效模型　64
2．7．2　三極管電流放大倍數(shù) 的頻率響應(yīng)　66
2．7．3　單管共射放大電路的頻響
特性　68
2．8　場效應(yīng)管基本放大電路　74
2．8．1　電路的組成　74
2．8．2　場效應(yīng)管與三極管的比較　77
2．9　功率放大電路　77
2．9．1　概述　77
2．9．2　甲類功率放大電路　78
2．9．3　乙類推挽功率放大電路　79
第3章　集成運(yùn)算放大器　89
3．1　概述　89
3．1．1　集成運(yùn)放電路的特點(diǎn)　89
3．1．2　集成運(yùn)放電路的組成框圖　89
3．2　電流源電路　90
3．2．1　基本電流源電路　91
*3．2．2　以電流源為有源負(fù)載的
放大器　92
3．3　集成運(yùn)放原理電路和理想運(yùn)放的參數(shù)　92
3．3．1　集成運(yùn)放原理電路分析　92
3．3．2　集成運(yùn)放的主要參數(shù)　93
3．4　理想集成運(yùn)放的參數(shù)和工作區(qū)　94
3．4．1　理想運(yùn)放的性能指標(biāo)　95
3．4．2　理想運(yùn)放在不同工作區(qū)的
特征　95
3．5　基本運(yùn)算電路　96
3．5．1　比例運(yùn)算電路　97
3．5．2　加減運(yùn)算電路　100
3．5．3　積分和微分運(yùn)算電路　103
3．5．4　對數(shù)和指數(shù)運(yùn)算電路　104
第4章　正弦波振蕩電路　111
4．1　概述　111
4．2　正弦波振蕩電路的基本原理　111
4．2．1　正弦波振蕩電路的振蕩條件　111
4．2．2　振蕩電路的基本組成、分類及
分析方法　113
4．3　LC振蕩電路　113
4．3．1　互感耦合振蕩電路　114
4．3．2　三點(diǎn)式振蕩電路　114
4．4　RC振蕩電路　116
4．4．1　RC相移振蕩電路　116
4．4．2　文氏橋振蕩電路　117
4．5　石英晶體振蕩電路　118
下篇　數(shù)字電路部分
第5章　數(shù)字邏輯基礎(chǔ)　122
5．1　數(shù)制與BCD碼　122
5．1．1　數(shù)制　122
5．1．2　幾種簡單的編碼　125
5．2　邏輯代數(shù)基礎(chǔ)　126
5．2．1　與運(yùn)算　126
5．2．2　或運(yùn)算　127
5．2．3　非運(yùn)算　128
5．2．4　復(fù)合運(yùn)算　129
5．2．5　正邏輯和負(fù)邏輯　130
5．3　邏輯代數(shù)的基本關(guān)系式和常用
公式　131
5．3．1　邏輯代數(shù)的基本關(guān)系式　131
5．3．2　基本定律　132
5．3．3　常用的公式　133
5．3．4　基本定理　134
5．4　邏輯函數(shù)的表示方法　135
5．4．1　邏輯函數(shù)的表示方法　135
5．4．2　邏輯函數(shù)的真值表表示法　135
5．4．3　邏輯函數(shù)式　135
5．4．4　邏輯圖　137
5．4．5　工作波形圖　138
5．5　邏輯函數(shù)式的化簡　138
5．5．1　公式化簡法　139
5．5．2　邏輯函數(shù)的卡諾圖化簡法　139
5．5．3　具有無關(guān)項(xiàng)的邏輯函數(shù)的
化簡　144
5．6　研究邏輯函數(shù)的兩類問題　146
5．6．1　給定電路分析功能　146
5．6．2　給定邏輯問題設(shè)計(jì)電路　147
第6章　門電路　153
6．1　概述　153
6．2　分立元件門電路　154
6．2．1　二極管與門電路　154
6．2．2　二極管或門電路　154
6．2．3　三極管非門電路　155
6．3　TTL集成門電路　156
6．3．1　TTL非門電路　156
6．3．2　TTL與非門及或非門電路　160
6．3．3　集電極開路的門電路　161
6．3．4　三態(tài)門電路　164
6．4　CMOS門電路　166
6．4．1　CMOS反相器電路的組成和
工作原理　166
6．4．2　CMOS與非門電路的組成和
工作原理　167
6．4．3　CMOS或非門電路的組成和
工作原理　167
6．4．4　CMOS傳輸門電路的組成和
工作原理　169
6．5　集成電路使用知識(shí)簡介　170
6．5．1　國產(chǎn)集成電路型號(hào)的
命名法　170
6．5．2　集成門電路的主要技術(shù)
指標(biāo)　170
6．5．3　多余輸入腳的處理　171
6．5．4　TTL與CMOS的接口電路　171
第7章　組合邏輯電路　176
7．1　概述　176
7．1．1　組合邏輯電路的特點(diǎn)　176
7．1．2　組合邏輯電路的分析和設(shè)計(jì)
方法　176
7．2　常用組合邏輯電路　177
7．2．1　編碼器　177
7．2．2　優(yōu)先編碼器　179
7．2．3　譯碼器　182
7．2．4　顯示譯碼器　186
7．2．5　數(shù)據(jù)選擇器　188
7．2．6　加法器　191
7．2．7　數(shù)值比較器　194
7．3　組合邏輯電路中的競爭-
冒險(xiǎn)現(xiàn)象　196
7．3．1　競爭-冒險(xiǎn)現(xiàn)象　196
7．3．2　競爭-冒險(xiǎn)現(xiàn)象的判斷方法　197
第8章　觸發(fā)器和時(shí)序邏輯電路　201
8．1　概述　201
8．2　觸發(fā)器的電路結(jié)構(gòu)與工作原理　201
8．2．1　基本RS觸發(fā)器　201
8．2．2　同步RS觸發(fā)器的電路結(jié)構(gòu)與工作原理　204
8．2．3　主從RS觸發(fā)器的電路結(jié)構(gòu)與工作原理　205
8．2．4　由CMOS傳輸門組成的邊沿觸發(fā)器　209
8．3　觸發(fā)器邏輯功能的描述方法　210
8．3．1　RS觸發(fā)器　210
8．3．2　JK觸發(fā)器　211
8．3．3　D觸發(fā)器　212
8．3．4　T觸發(fā)器　212
8．3．5　觸發(fā)器邏輯功能的轉(zhuǎn)換　213
8．4　時(shí)序邏輯電路的分析方法和設(shè)計(jì)方法　215
8．4．1　同步時(shí)序邏輯電路的分析
方法　215
8．4．2　異步時(shí)序邏輯電路的分析
方法　219
8．4．3　時(shí)序邏輯電路的設(shè)計(jì)方法　220
8．5　常用的時(shí)序邏輯電路　224
8．5．1　寄存器和移位寄存器　224
8．5．2　同步計(jì)數(shù)器　227
8．5．3　移位寄存器型計(jì)數(shù)器　240
8．6　時(shí)序邏輯電路分析設(shè)計(jì)
綜合例題　242
第9章　脈沖產(chǎn)生和整形電路　249
9．1　概述　249
9．2　555定時(shí)器的應(yīng)用　249
9．2．1　555定時(shí)器的電路結(jié)構(gòu)　249
9．2．2　用555定時(shí)器組成施密特
觸發(fā)器　251
9．2．3　用555定時(shí)器組成單穩(wěn)態(tài)
電路　252
9．2．4　用555定時(shí)器組成多諧
振蕩器　254
9．2．5　555定時(shí)器的應(yīng)用電路　256
9．3　石英晶體多諧振蕩器　258
9．4　壓控振蕩器　259
第　10章 數(shù)/模和模/數(shù)轉(zhuǎn)換器　262
10．1　概述　262
10．2　數(shù)/模轉(zhuǎn)換器　262
10．2．1　權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器　262
10．2．2　倒T型電阻網(wǎng)絡(luò)D/A
轉(zhuǎn)換器　264
10．3　模/數(shù)轉(zhuǎn)換器　265
10．3．1　A/D轉(zhuǎn)換器的基本組成　265
10．3．2　直接A/D轉(zhuǎn)換器　267
10．3．3　間接A/D轉(zhuǎn)換器　271
10．4　A/D和D/A的使用參數(shù)　272
10．4．1　A/D和D/A的轉(zhuǎn)換精度　272
10．4．2　A/D和D/A的轉(zhuǎn)換速度　273
第　11章 半導(dǎo)體存儲(chǔ)器和可編程邏輯
器件　275
11．1　半導(dǎo)體存儲(chǔ)器　275
11．1．1　只讀存儲(chǔ)器　275
11．1．2　ROM的擴(kuò)展及應(yīng)用　277
11．1．3　幾種常用的ROM　279
11．2　可編程邏輯器件　280
11．2．1　PLD的連接方式及基本門
電路的PLD表示法　281
11．2．2　可編程陣列邏輯　282
11．2．3　可編程通用陣列邏輯器件的
基本結(jié)構(gòu)　284
11．2．4　在系統(tǒng)可編程邏輯器件　286
11．3　可編程邏輯器件的編程　292
11．3．1　PLD的開發(fā)系統(tǒng)　292
11．3．2　PLD編程的一般步驟　293
11．4　CPLD及FPGA簡介　293
11．4．1　CPLD及FPGA基本
結(jié)構(gòu)　293
11．4．2　FPGA/CPLD設(shè)計(jì)流程　296
附錄　常用數(shù)字集成電路型號(hào)及引腳　302