數(shù)字電路與邏輯設(shè)計(jì)

定　價(jià)：￥49.00

作　者：	張俊濤著
出版社：	清華大學(xué)出版社
叢編項(xiàng)：	高等學(xué)校電子信息類專業(yè)系列教材
標(biāo)　簽：	暫缺

購(gòu)買這本書可以去

ISBN：	9787302467342	出版時(shí)間：	2017-07-01	包裝：	平裝
開本：	16開	頁(yè)數(shù)：	302	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書分為三篇，共12章。第一篇為數(shù)字電路基礎(chǔ)，分為2章，主要講述數(shù)字電路的基本概念、數(shù)制與編碼以及數(shù)字系統(tǒng)分析與設(shè)計(jì)的工具——邏輯代數(shù)。第二篇講述數(shù)字系統(tǒng)設(shè)計(jì)中常用的集成電路，分為7章，以原理為主線，以器件為目標(biāo)，講述基本門電路、組合邏輯電路、時(shí)序邏輯電路、存儲(chǔ)器、脈沖電路和A/D、D/A轉(zhuǎn)換器，并通過章內(nèi)的思考與練習(xí)、章末典型的設(shè)計(jì)項(xiàng)目讓讀者及時(shí)地掌握知識(shí)點(diǎn)并加以應(yīng)用。第三篇介紹數(shù)字設(shè)計(jì)新技術(shù)，分為3章，主要介紹EDA技術(shù)的概念、Verilog HDL硬件描述語(yǔ)言以及常用數(shù)字器件的描述和有限狀態(tài)機(jī)的設(shè)計(jì)方法，并配合設(shè)計(jì)項(xiàng)目，使讀者能夠快速地熟悉數(shù)字系統(tǒng)設(shè)計(jì)新技術(shù)。　本書可作為電子信息類、計(jì)算機(jī)類等專業(yè)本科教材或教學(xué)參考書，也可以作為數(shù)字電路自學(xué)或電子技術(shù)課程設(shè)計(jì)的參考書。

作者簡(jiǎn)介

　　作者簡(jiǎn)介　張俊濤陜西科技大學(xué)電氣與信息工程學(xué)院教授、碩士生導(dǎo)師，中國(guó)電子學(xué)會(huì)高級(jí)會(huì)員，陜西省電子線路教學(xué)指導(dǎo)委員會(huì)委員。長(zhǎng)期從事電類專業(yè)基礎(chǔ)課程教學(xué)和實(shí)踐教學(xué)、電子信息類專業(yè)課程教學(xué)以及軟件無(wú)線電、嵌入式系統(tǒng)應(yīng)用等領(lǐng)域的科研工作，先后開設(shè)“模擬電子技術(shù)”、“數(shù)字電子技術(shù)”、“信號(hào)與系統(tǒng)”、“EDA技術(shù)及應(yīng)用”、“數(shù)字信號(hào)處理”、“高頻電路”和“單片機(jī)原理及應(yīng)用”等多門本科生課程以及“電子系統(tǒng)設(shè)計(jì)技術(shù)”研究生課程，同時(shí)組織和指導(dǎo)全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽、EDA/SOPC電子設(shè)計(jì)專題競(jìng)賽和模數(shù)混合電路應(yīng)用設(shè)計(jì)競(jìng)賽等共10多屆，獲*獎(jiǎng)10多項(xiàng)，省級(jí)獎(jiǎng)百余項(xiàng)。發(fā)表學(xué)術(shù)論文60余篇，其中EI檢索6余篇。主持省部級(jí)及企業(yè)合作科研項(xiàng)目8項(xiàng)。授權(quán)國(guó)家發(fā)明專利2項(xiàng)，主編和參編教材5部。

圖書目錄

第一篇數(shù)字電路基礎(chǔ)
第1章緒論
1.1數(shù)字信號(hào)與數(shù)字電路
1.2數(shù)制
1.2.1十進(jìn)制
1.2.2二進(jìn)制
1.2.3十六進(jìn)制
1.2.4不同進(jìn)制的轉(zhuǎn)換
1.3補(bǔ)碼
1.4編碼
1.4.1十進(jìn)制代碼
1.4.2循環(huán)碼
1.4.3ASCII碼
習(xí)題
第2章邏輯代數(shù)基礎(chǔ)
2.1邏輯運(yùn)算
2.1.1與邏輯
2.1.2或邏輯
2.1.3非邏輯
2.1.4兩種復(fù)合邏輯
2.1.5兩種特殊邏輯
2.2邏輯代數(shù)中的公式
2.2.1基本公式
2.2.2常用公式
2.2.3關(guān)于異或邏輯
2.3三種規(guī)則
2.3.1代入規(guī)則
2.3.2反演規(guī)則
2.3.3對(duì)偶規(guī)則
2.4邏輯函數(shù)的表示方法
2.4.1真值表
2.4.2函數(shù)表達(dá)式
2.4.3邏輯圖
2.4.4表示方法的相互轉(zhuǎn)換
2.5邏輯函數(shù)的標(biāo)準(zhǔn)形式
2.5.1最小項(xiàng)表達(dá)式
2.5.2最大項(xiàng)表達(dá)式
2.6邏輯函數(shù)的化簡(jiǎn)
2.7無(wú)關(guān)項(xiàng)及其應(yīng)用
習(xí)題
第二篇數(shù)字集成電路
第3章門電路
3.1分立元件門電路
3.1.1二極管與門
3.1.2二極管或門
3.1.3三極管反相器
3.2集成門電路
3.2.1CMOS反相器
3.2.2其他邏輯門電路
3.2.3兩種特殊門電路
3.2.4CMOS傳輸門
3.3設(shè)計(jì)項(xiàng)目
習(xí)題
第4章組合邏輯器件
4.1組合邏輯電路概述
4.2組合電路的分析與設(shè)計(jì)
4.2.1組合電路設(shè)計(jì)
4.2.2組合電路分析
4.3常用組合邏輯器件
4.3.1編碼器
4.3.2譯碼器
4.3.3數(shù)據(jù)選擇器與分配器
4.3.4加法器
4.3.5數(shù)值比較器
4.3.6奇偶校驗(yàn)器
4.4設(shè)計(jì)項(xiàng)目
習(xí)題
第5章鎖存器與觸發(fā)器
5.1基本鎖存器及其描述方法
5.2門控鎖存器
5.3脈沖觸發(fā)器
5.4邊沿觸發(fā)器
5.5邏輯功能和動(dòng)作特點(diǎn)
5.6設(shè)計(jì)項(xiàng)目
習(xí)題
第6章時(shí)序邏輯器件
6.1時(shí)序邏輯電路概述
6.2時(shí)序電路的功能描述
6.2.1狀態(tài)轉(zhuǎn)換表
6.2.2狀態(tài)轉(zhuǎn)換圖
6.2.3時(shí)序圖
6.3時(shí)序電路的分析與設(shè)計(jì)
6.3.1時(shí)序電路分析
6.3.2時(shí)序電路設(shè)計(jì)
6.4寄存器與移位寄存器
6.4.1寄存器
6.4.2移位寄存器
6.5計(jì)數(shù)器
6.5.1同步計(jì)數(shù)器設(shè)計(jì)
6.5.2異步計(jì)數(shù)器分析
6.5.3其他進(jìn)制計(jì)數(shù)器的改接
6.5.4兩種特殊計(jì)數(shù)器
6.6典型時(shí)序邏輯單元電路
6.6.1順序脈沖發(fā)生器
6.6.2序列信號(hào)產(chǎn)生器
6.7設(shè)計(jì)項(xiàng)目
6.7.1交通燈控制器設(shè)計(jì)
6.7.2簡(jiǎn)易頻率計(jì)設(shè)計(jì)
6.7.3數(shù)碼管控制器設(shè)計(jì)
習(xí)題
第7章半導(dǎo)體存儲(chǔ)器
7.1ROM
7.2RAM
7.2.1靜態(tài)RAM
7.2.2動(dòng)態(tài)RAM
7.3存儲(chǔ)容量的擴(kuò)展
7.4ROM的應(yīng)用
7.4.1實(shí)現(xiàn)組合邏輯函數(shù)
7.4.2實(shí)現(xiàn)代碼轉(zhuǎn)換
7.4.3構(gòu)成函數(shù)發(fā)生器
7.5設(shè)計(jì)項(xiàng)目
7.5.1DDS信號(hào)源設(shè)計(jì)
7.5.2LED點(diǎn)陣驅(qū)動(dòng)電路設(shè)計(jì)
習(xí)題
第8章脈沖電路
8.1描述脈沖的主要參數(shù)
8.2555定時(shí)器及應(yīng)用
8.2.1施密特電路
8.2.2單穩(wěn)態(tài)電路
8.2.3多諧振蕩器
8.3設(shè)計(jì)項(xiàng)目
習(xí)題
第9章數(shù)模與模數(shù)轉(zhuǎn)換器
9.1數(shù)模轉(zhuǎn)換器
9.1.1權(quán)電阻網(wǎng)絡(luò)DAC
9.1.2梯形電阻網(wǎng)絡(luò)DAC
9.1.3D/A轉(zhuǎn)換器的性能指標(biāo)
9.2模數(shù)轉(zhuǎn)換器
9.2.1采樣保持電路
9.2.2量化與編碼電路
9.2.3A/D轉(zhuǎn)換器的性能指標(biāo)
9.3設(shè)計(jì)項(xiàng)目
9.3.1可編程增益放大器設(shè)計(jì)
9.3.2數(shù)控直流穩(wěn)壓電源設(shè)計(jì)
9.3.3溫度測(cè)量電路設(shè)計(jì)
習(xí)題
第三篇數(shù)字設(shè)計(jì)新技術(shù)
第10章EDA技術(shù)基礎(chǔ)
10.1EDA技術(shù)綜述
10.1.1PLD的發(fā)展歷史
10.1.2硬件描述語(yǔ)言
10.1.3EDA工具軟件
10.2VerilogHDL
10.2.1Verilog基本結(jié)構(gòu)
10.2.2三種描述方法
10.2.3層次化設(shè)計(jì)方法
10.3VerilogHDL語(yǔ)法
10.3.1基本語(yǔ)法
10.3.2數(shù)據(jù)類型
10.3.3參數(shù)定義
10.3.4操作符
10.4測(cè)試激勵(lì)文件
第11章常用數(shù)字器件的描述
11.1組合器件的描述
11.1.1基本門電路
11.1.2編碼器
11.1.3譯碼器
11.1.4數(shù)據(jù)選擇器
11.1.5數(shù)值比較器
11.1.6三態(tài)緩沖器
11.1.7奇偶校驗(yàn)器
11.2時(shí)序器件的描述
11.2.1鎖存器與觸發(fā)器
11.2.2計(jì)數(shù)器
11.2.3分頻器
11.2.4雙口RAM
11.3設(shè)計(jì)項(xiàng)目
11.3.1100MHz頻率計(jì)設(shè)計(jì)
11.3.2正弦波信號(hào)源設(shè)計(jì)
11.3.3VGA彩格控制電路設(shè)計(jì)
習(xí)題
第12章有限狀態(tài)機(jī)設(shè)計(jì)
12.1狀態(tài)機(jī)一般設(shè)計(jì)方法
12.2狀態(tài)編碼
12.3狀態(tài)機(jī)設(shè)計(jì)示例
12.4設(shè)計(jì)項(xiàng)目
12.4.1逐次漸近型A/D轉(zhuǎn)換器的設(shè)計(jì)
12.4.2交通燈控制器的設(shè)計(jì)
12.4.3等精度頻率計(jì)的設(shè)計(jì)
習(xí)題
附錄A常用門電路邏輯符號(hào)對(duì)照表
附錄B常用元器件引腳速查
參考文獻(xiàn)