Cadence高速電路板設(shè)計與仿真：信號與電源完整性分析（第5版）

第1章 高速PCB設(shè)計知識
1.1 學習目標
1.2 課程內(nèi)容
1.3 高速PCB設(shè)計的基本概念
1.4 PCB設(shè)計前的準備工作
1.5 高速PCB布線
1.6 布線后信號完整性仿真
1.7 提高抗電磁干擾能力的措施
1.8 測試與比較
1.9 混合信號布局技術(shù)
1.10 過孔對信號傳輸?shù)挠绊?br /> 1.11 一般布局規(guī)則
1.12 電源完整性理論基礎(chǔ)
1.13 本章思考題
第2章 仿真前的準備工作
2.1 學習目標
2.2 分析工具
2.3 IBIS模型
2.4 驗證IBIS模型
2.5 預布局
2.6 PCB設(shè)置
2.7 基本的PCB SI功能
2.8 本章思考題
第3章 約束驅(qū)動布局
3.1 學習目標
3.2 相關(guān)概念
3.3 信號的反射
3.4 串擾的分析
3.5 時序分析
3.6 分析工具
3.7 創(chuàng)建總線（Bus）
3.8 預布局拓撲提取和仿真
3.9 前仿真時序
3.10 模板應用和約束驅(qū)動布局
3.11 本章思考題
第4章 約束驅(qū)動布線
4.1 學習目標
4.2 手工布線
4.3 自動布線
4.4 本章思考題
第5章 后布線DRC分析
5.1 學習目標
5.2 為多板仿真創(chuàng)建DesignLink
5.3 后仿真
5.4 本章思考題
第6章 差分對設(shè)計
6.1 學習目標
6.2 建立差分對
6.3 仿真前的準備工作
6.4 仿真差分對
6.5 差分對約束
6.6 差分對布線
6.7 后布線分析
6.8 本章思考題
第7章 電源完整性工具
7.1 學習目標
7.2 課程內(nèi)容
7.3 電源完整性分析工具
7.4 進行電源完整性分析的意義
7.5 目標阻抗
7.6 PDS中的噪聲
7.7 去耦電容器
7.8 電源分配系統(tǒng)（PDS）
7.9 電壓調(diào)節(jié)模塊（VRM）
7.10 電源平面
7.11 Allegro PCB PI option XL電源完整性分析流程
7.12 Allegro PCB PI option XL的使用步驟
7.13 本章思考題
第8章 電容器和單節(jié)點仿真
8.1 學習目標
8.2 第7章回顧
8.3 去耦電容器
8.4 去耦電容器的頻率響應
8.5 電源/地平面對上的電容器模型
8.6 串聯(lián)諧振
8.7 并聯(lián)諧振
8.8 使用Allegro PCB PI option XL設(shè)計目標阻抗
8.9 本章思考題
第9章 平面和多節(jié)點仿真
9.1 學習目標
9.2 第8章回顧
9.3 電容器布局
9.4 平面模型
9.5 電源平面的損耗
9.6 多節(jié)點仿真
9.7 使用電源完整性工具進行多節(jié)點分析
9.8 本章思考題
第10章 貼裝電感和電容器庫
10.1 學習目標
10.2 第9章回顧
10.3 電源完整性工具元器件庫的管理
10.4 電容器中的電感
10.5 在Allegro PCB PI option XL中配置電容器
10.6 使用Allegro PCB PI option XL創(chuàng)建電容器模型
10.7 對PCB進行電源完整性分析
10.8 本章思考題
第11章 通道分析
11.1 學習目標
11.2 新增功能
11.3 前提條件
11.4 SigXplorer增強功能
11.5 圖形用戶界面更新
11.6 其他增強功能
11.7 腳本演示
11.8 本章思考題
第12章 PDN分析
12.1 學習目標
12.2 新增功能
12.3 更新的圖形界面
12.4 新的PDN分析流程
12.5 性能增強
12.6 PDN分析過程
12.7 去耦電容器的管理
12.8 單節(jié)點分析
12.9 直流分析
12.10 交流分析
12.11 模型提取
12.12 本章思考題