計(jì)算機(jī)組成原理與匯編語言

第一篇 計(jì)算機(jī)組成原理
第1章 緒論
1.1 如何使用本書
1.2 計(jì)算機(jī)系統(tǒng)的概念層次
1.2.1 計(jì)算機(jī)硬件系統(tǒng)
1.2.2 計(jì)算機(jī)軟件系統(tǒng)
1.2.3 計(jì)算機(jī)的虛擬化問題
1.3 計(jì)算機(jī)系統(tǒng)的體系結(jié)構(gòu)分析
1.4 計(jì)算機(jī)的性能指標(biāo)分析
習(xí)題
第2章 數(shù)據(jù)信息表示
2.1 數(shù)值數(shù)據(jù)的信息表示
2.1.1 數(shù)制與進(jìn)位計(jì)數(shù)法
2.1.2 數(shù)制轉(zhuǎn)換
2.1.3 機(jī)器數(shù)表示方法
2.1.4 定點(diǎn)數(shù)表示
2.1.5 浮點(diǎn)數(shù)表示
2.2 非數(shù)值數(shù)據(jù)的信息表示
2.2.1 字符的表示
2.2.2 字符串的存放
2.2.3 漢字的表示
2.2.4 校驗(yàn)碼
習(xí)題
第3章 數(shù)值運(yùn)算及運(yùn)算器
3.1 基本算術(shù)運(yùn)算的實(shí)現(xiàn)
3.1.1 加法器
3.1.2 進(jìn)位的產(chǎn)生與傳遞
3.1.3 并行加法器進(jìn)位鏈
3.2 定點(diǎn)運(yùn)算
3.2.1 加減運(yùn)算
3.2.2 移位運(yùn)算
3.2.3 乘法運(yùn)算
3.2.4 除法運(yùn)算
3.3 浮點(diǎn)運(yùn)算
3.3.1 浮點(diǎn)加減運(yùn)算
3.3.2 浮點(diǎn)乘法運(yùn)算
3.3.3 浮點(diǎn)除法運(yùn)算
3.4 運(yùn)算器舉例
3.4.1 ALU舉例
3.4.2 浮點(diǎn)運(yùn)算器舉例
習(xí)題
第4章 指令系統(tǒng)
4.1 指令系統(tǒng)的基本概念
4.1.1 指令系統(tǒng)及計(jì)算機(jī)語言
4.1.2 計(jì)算機(jī)中指令的存儲(chǔ)及執(zhí)行
4.2 指令格式
4.2.1 指令格式及指令字長度
4.2.2 操作碼結(jié)構(gòu)的設(shè)計(jì)
4.2.3 地址碼結(jié)構(gòu)的設(shè)計(jì)
4.2.4 指令助記符與機(jī)器指令代碼
4.2.5 指令格式舉例
4.3 尋址方式
4.3.1 指令尋址方式
4.3.2 操作數(shù)尋址方式
4.3.3 8086尋址方式示例
4.3.4 MIPS尋址方式簡介
4.4 指令的分類及指令系統(tǒng)
4.4.1 指令類型
4.4.2 8086指令系統(tǒng)類型
4.4.3 8086指令系統(tǒng)詳解
4.4.4 MIPS指令系統(tǒng)簡介
4.4.5 CISC與RISC指令系統(tǒng)
習(xí)題
第5章 中央處理器
5.1 CPU的總體結(jié)構(gòu)及設(shè)計(jì)
5.1.1 CPU的功能及基本組成
5.1.2 模型機(jī)CPU的總體結(jié)構(gòu)
5.2 指令周期與指令流程
5.2.1 指令周期的基本概念
5.2.2 時(shí)序系統(tǒng)
5.2.3 模型機(jī)指令系統(tǒng)、指令流程與微操作控制信號(hào)
5.3 微程序控制部件的組成與設(shè)計(jì)
5.3.1 微程序控制部件的組成
5.3.2 微指令的設(shè)計(jì)
5.3.3 微程序設(shè)計(jì)
5.4 組合邏輯控制部件的組成與設(shè)計(jì)
5.4.1 組合邏輯控制部件的組成
5.4.2 微操作控制信號(hào)發(fā)生器的設(shè)計(jì)
5.5 CPU的發(fā)展簡介
習(xí)題
第6章存儲(chǔ)系統(tǒng)
6.1 存儲(chǔ)器概述
6.1.1 存儲(chǔ)器分類
6.1.2 存儲(chǔ)器的主要技術(shù)指標(biāo)
6.1.3 存儲(chǔ)系統(tǒng)的分層結(jié)構(gòu)
6.2 隨機(jī)存取存儲(chǔ)器和只讀存儲(chǔ)器
6.2.1 SRAM存儲(chǔ)器
6.2.2 DRAM存儲(chǔ)器
6.2.3 主存容量的擴(kuò)展
6.2.4 主存與CPU的連接
6.2.5 半導(dǎo)體只讀存儲(chǔ)器
6.2.6 新型存儲(chǔ)器芯片
6.3 高速存儲(chǔ)器
6.3.1 雙端口存儲(chǔ)器
6.3.2 多體并行交叉存儲(chǔ)器
6.3.3 相聯(lián)存儲(chǔ)器
6.4 Cachc存儲(chǔ)器
6.4.1 高速緩存工作原理
6.4.2 主存與Cachc的地址映像
6.4.3 替換策略
6.4.4 Cache的寫操作策略
6.5 虛擬存儲(chǔ)器
6.5.1 虛擬存儲(chǔ)器基本概念
6.5.2 段式虛擬存儲(chǔ)器
6.5.3 頁式虛擬存儲(chǔ)器
6.5.4 段頁式虛擬存儲(chǔ)器
6.5.5 快表和慢表
6.6 輔助存儲(chǔ)器
6.6.1 磁表面存儲(chǔ)器原理
6.6.2 磁帶存儲(chǔ)器
6.6.3 磁盤存儲(chǔ)器
6.6.4 光盤存儲(chǔ)器
6.6.5 移動(dòng)存儲(chǔ)設(shè)備
6.6.6 磁盤陣列RAID
習(xí)題
第7章輸入／輸出系統(tǒng)及外圍設(shè)備
7.1 輸入／輸出系統(tǒng)概述
7.1.1 輸入／輸出系統(tǒng)的基本功能
7.1.2 輸入／輸出系統(tǒng)的組成
7.1.3 輸入／輸出設(shè)備的編址與輸入／輸出指令
7.1.4 主機(jī)與輸入／輸出設(shè)備間信息傳輸?shù)目刂品绞?br />7.2 程序直接控制方式
7.2.1 直接輸入／輸出方式
7.2.2 程序查詢輸入／輸出方式
7.3 程序中斷方式
7.3.1 中斷的基本概念
7.3.2 中斷源和中斷類型
7.3.3 中斷處理過程
7.3.4 程序中斷方式的基本接口
第二篇 匯編語言程序設(shè)計(jì)
第8章 匯編語言
第9章 分支程序設(shè)計(jì)
第10章 循環(huán)程序設(shè)計(jì)
第11章 子程序設(shè)計(jì)
第12章 系統(tǒng)功能調(diào)用
第13章 匯編語言程序的開發(fā)與調(diào)試
附錄 8086指令系統(tǒng)簡表
參考文獻(xiàn)