通信收發(fā)信機(jī)的Verilog實現(xiàn)與仿真

定　價：￥47.00

作　者：	姜宇柏，黃志強(qiáng) 等編著
出版社：	機(jī)械工業(yè)出版社
叢編項：	可編程邏輯器件實用開發(fā)技術(shù)叢書
標(biāo)　簽：	電信設(shè)備

購買這本書可以去

ISBN：	9787111201069	出版時間：	2007-01-01	包裝：	膠版紙
開本：	16開	頁數(shù)：	423	字?jǐn)?shù)：

內(nèi)容簡介

　　本書簡要介紹了 Verilog 硬件描述語言的基礎(chǔ)知識，列舉了大量實例，每個實例都經(jīng)過精心選擇，非常利于讀者掌握 Verilog 硬件描述語言本身及其建模方法。這些例子實用性都很強(qiáng)，其中有很多已經(jīng)應(yīng)用到實際的軟件無線電收發(fā)信機(jī)中，對初學(xué)者和中級水平的工程師都很有幫助。 .本書內(nèi)容豐富、實用性很強(qiáng)，可以作為高等院校通信電子類高年級本科生、研究生的教材或教學(xué)參考書，同時對于通信、雷達(dá)、信號處理等各個領(lǐng)域的硬件設(shè)計工程師來說，也是一本具有實用價值和指導(dǎo)意義的技術(shù)參考書。 ...

作者簡介

暫缺《通信收發(fā)信機(jī)的Verilog實現(xiàn)與仿真》作者簡介

圖書目錄

叢書序
前言
第1章組合邏輯的Verilog HDL實現(xiàn)
1.1 基末邏輯器件的Verilog HDL門級描述
1.2 組合邏輯電路的Verilog HDL描述
第2章時序電路的Verilog HDL實現(xiàn)
2.1 D觸發(fā)器
2.2 鎖存器
2.3 簡單時序電路的Verilog描述
2.4 利用狀態(tài)機(jī)設(shè)計較復(fù)雜的時序電路
第3章 Verilog程序的ModelSim仿真
3.1 激勵程序的編寫
3.2 ModelSim仿真
第4章可綜合的Verilog語言
4.1 Verilog語言描述與綜合實現(xiàn)的關(guān)系
4.2 Verilog語言的編碼風(fēng)格
4.3 可編輯邏輯器件
4.4 可綜合的Verilog語言
第5章 Verilog在擴(kuò)頻通信中的應(yīng)用
5.1 pn碼產(chǎn)生器
5.2 串行pn碼捕獲
第6章數(shù)字信號基帶處理的Verilog實現(xiàn)
6.1 卷積編碼
6.2 基帶成形
6.3 FIR濾波器
6.4 自動增益控制
6.5 時鐘分頻
6.6 異步串口通信及UART實現(xiàn)
6.7 擴(kuò)頻調(diào)制
6.8 差分編碼
第7章全數(shù)字調(diào)制的Verilog實現(xiàn)
……
第8章全數(shù)字解調(diào)的Verilog實現(xiàn)
第9章離散傅里葉變換的Verilog實現(xiàn)
參考文獻(xiàn)