TMS320LF/LC24系列DSP的CPU與外設

 第一部分  中央處理單元(CPU)
 第1章  概述
 1.1  TMS320系列DSP概述
 1.2  TMS320C240xA系列DSP控制器
 1.3  外設概述
 1.4  240xA器件的新特點
 1.5  240xA要點
 第2章  CPU內核結構
 2.1  一般結構和組成
 2.1.1  C24x的一般結構和組成
 2.1.2  240xA的一般結構和組成
 2.2  總線結構
 2.3  中央處理單元(CPU)的組成及功能
 2.3.1  輸入定標移位器
 2.3.2  乘法單元
 2.3.3  中央算術邏輯部分
 2.3.4  輔助寄存器算術單元(ARAU)
 2.3.5  狀態(tài)寄存器STO和ST1
 2.4  時鐘及低功耗模式
 2.4.1  相關引腳
 2.4.2  PLL時鐘模塊
 2.4.3  看門狗定時器時鐘
 2.4.4  低功耗模式
 2.5  程序控制
 2.5.1  程序地址的產生
 2.5.2  流水線操作
 2.5.3  轉移.調用和返回
 2.5.4  條件轉移.調用和返回
 2.5.5  重復單條指令
 2.6  系統配置和中斷
 2.6.1  系統配置寄存器
 2.6.2  中斷優(yōu)先級和中斷向量表
 2.6.3  外設中斷擴展控制器(PIE)
 2.6.4  中斷向量
 2.6.5  中斷響應的流程
 2.6.6  中斷響應的延時
 2.6.7  CPU中斷寄存器
 2.6.8  外設中斷寄存器
 2.6.9  復位
 2.6.10  無效地址檢測
 2.6.11  外部中斷控制寄存器
 第3章  存儲器
 3.1  片內存儲器
 3.1.1  片內RAM
 3.1.2  工廠掩膜型片內ROM存儲器
 3.1.3  片內閃速存儲器(Flash)
 3.2  存儲器及I/O空間
 3.2.1  程序存儲器
 3.2.2  數據存儲器
 3.2.3  I/O空間
 3.2.4  XMIF限定器信號說明
 3.2.5  等待狀態(tài)發(fā)生器
 第二部分  片內外圍設備
 第4章  事件管理器(EV)
 4.1  EV模塊概述
 4.1.1  C240DSP的EV模塊和240xADSP的EV模塊之間的差異
 4.1.2  EV模塊的引腳
 4.1.3  功率驅動保護中斷
 4.1.4  EV寄存器
 4.1.5  EV中斷
 4.2  EV寄存器地址
 4.3  通用定時器
 4.3.1  通用定時器計數操作
 4.3.2  通用定時器比較操作
 4.3.3  定時器控制寄存器
 4.3.4  通用定時器的PWM輸出
 4.3.5  通用定時器復位
 4.4  比較單元
 4.4.1  比較單元寄存器
 4.4.2  比較單元的中斷
 4.4.3  比較單位的復位
 4.5  PWM電路
 4.5.1  事件管理器的PWM發(fā)生器的特征
 4.5.2  可編程的死區(qū)單元
 4.5.3  輸出邏輯
 4.6  PWM波形的產生
 4.6.1  用事件管理器產生PWM輸出
 4.6.2  PWM產生的寄存器設置
 4.6.3  非對稱和對稱PWM的產生
 4.7  空間矢量PWM
 4.7.1  三相功率逆變器
 4.7.2  用EV模塊產生空間矢量PWM波形
 4.8  捕獲單元
 4.8.1  捕獲單元的特征
 4.8.2  捕獲單元的操作
 4.8.3  捕獲單元的寄存器
 4.8.4  捕獲單元FIFO堆棧
 4.8.5  捕獲中斷
 4.9  QEP電路
 4.9.1  正交編碼器脈沖引腳
 4.9.2  正交編碼器脈沖電路時間基準
 4.9.3  正交編碼器脈沖電路的解碼
 4.9.4  正交編碼器脈沖電路的計數
 4.9.5  正交編碼器脈沖電路的寄存器沒置
 4.10  EV中斷
 4.10.1  EV中斷請求和服務
 4.10.2  EV中斷標志寄存器
 第5章  數字輸入/輸出(I/O)
 5.1  數字FO 口寄存器
 5.2  240xA中GPIO的差別
 5.3  I/O復用控制寄存器
 5.3.1  I/O復用控制寄存器A
 5.3.2  I/O復用輸出控制寄存器B
 5.3.3  I/0復用輸出控制寄存器C(MCRC)
 5.4  數據和方向控制寄存器
 第6章  模/數轉換器(ADC)
 6.1  特點
 6.2  ADC概述
 6.2.1  自動排序器的工作原理
 6.2.2  非中斷自動排序模式
 6.2.3  排序器的啟動/停止模式
 6.2.4  輸入觸發(fā)信號
 6.2.5  在排序轉換中的中斷操作
 6.3  ADC時鐘預定標
 6.4  校準
 6.5  寄存器概述
 6.5.1  ADC控制寄存器1(ADCTRL1)
 6.5.2  ADC控制寄存器2(ADCTRL2)
 6.5.3  最大轉換通道寄存器(MAXCONV)
 6.5.4  自動排序狀態(tài)寄存器(AUTO_SEQ_SR)
 6.5.5  ADC輸入通道選擇排序控制寄存器(CHSELSEQn)
 6.5.6  ADC轉換結果緩沖寄存器(RESULTn)
 6.6  ADC轉換時鐘周期
 第7章  串行外設接口(SPI)
 7.1  概述
 7.1.1  C240串行外設接口與LF/LC240xA串行外設接口的區(qū)別
 7.1.2  SPI物理描述
 7.1.3  串行外設接口控制寄存器
 7.2  SPI操作
 7.2.1  操作介紹
 7.2.2  串行外設接口模塊的主和從操作方式
 7.2.3  串行外設接口的中斷
 7.2.4  數據格式
 7.2.5  波特率和時鐘設計
 7.2.6  復位時的初始化
 7.2.7  數據傳送示例
 7.3  SPI控制寄存器
 7.3.1  串行外設接口配置控制寄存器(SPICCR)
 7.3.2  串行外設接口操作控制寄存器(SPICTL)
 7.3.3  串行外設接口狀態(tài)寄存器(SPISTS)
 7.3.4  串行外設接口波特率寄存器(SPIBRR)
 7.3.5  串行外設接口仿真緩沖寄存器(SPIRXEMU)
 7.3.6  串行外設接口串行接收緩沖寄存器(SPIRXBUF)
 7.3.7  串行外設接口串行傳送緩沖寄存器(SPITXBUF)
 7.3.8  串行外設接口串行數據寄存器(SPIDAT)
 7.3.9  串行外設接口優(yōu)先級控制寄存器(SPIPRI)
 7.4  SPI樣例波形
 第8章  串行通信接口(SCI
 8.1  C240與LF/LC240xA串行通信比較
 8.1.1  串行通信接口的物理描述
 8.1.2  SCI模塊的結構
 8.1.3  SCI模塊的寄存器地址
 8.1.4  多處理器(多機)異步通信模式
 8.2  可編程的數據格式
 8.3  SCI多處理器通信
 8.3.1  空閑線多處理器模式
 8.3.2  地址位多處理器模式
 8.4  通信模式
 8.4.1  通信模式中的接收器信號
 8.4.2  通信模式中的發(fā)送器信號
 8.5  串行通信接口的端口中斷
 8.6  SCI波特率計算
 8.7  SCI控制寄存器
 8.7.1  SCI通信控制寄存器(SCICCR)
 8.7.2  SCI控制寄存器1(SCICTLI)
 8.7.3  波特率選擇寄存器(SCIHBAUD)和(SCILBAUD)
 8.7.4  SCI控制寄存器2(SCICTL2)
 8.7.5  接收器狀態(tài)寄存器(SCIRXST)
 8.7.6  接收器數據緩沖寄存器
 8.7.7  發(fā)送數據緩沖寄存器
 8.7.8  優(yōu)先級控制寄存器(SCIPRI)
 第9章  CAN控制器模塊
 9.1  CAN模塊介紹
 9.2  CAN網絡概述
 9.2.1  CAN協議概述
 9.2.2  CAN控制器結構
 9.2.3  存儲器映射
 9.3  信息對象
 9.3.1  郵箱排列布置
 9.3.2  信息緩沖器
 9.3.3  郵箱RAM寫訪問
 9.3.4  發(fā)送郵箱
 9.3.5  接收郵箱
 9.3.6  遠程幀的處理
 9.3.7  郵箱配置
 9.3.8  接收濾波器
 9.4  CAN控制寄存器
 9.4.1  郵箱方向/使能寄存器(MDER)
 9.4.2  發(fā)送控制寄存器
 9.4.3  接收控制寄存器(RCR)
 9.4.4  主控制寄存器(MCR)
 9.4.5  位配置寄存器(BCRn)
 9.5  狀態(tài)寄存器
 9.5.1  錯誤狀態(tài)寄存器(ESR)
 9.5.2  全局狀態(tài)寄存器(GSR)
 9.5.3  CAN錯誤計數寄存器(CEC)
 9.6  中斷邏輯控制
 9.6.1  CAN中斷標志寄存器(CAN_IFR)
 9.6.2  CAN中斷屏蔽寄存器(CAN_IMR)
 9.7  配置模式
 9.8  低功耗模式(PDM)
 9.9  掛起模式
 第10章  看門狗(WD)定時器
 10.1  概述
 10.2  WD操作
 10.2.1  控制看門狗定時器的操作寄存器
 10.2.2  看門狗定時器的時鐘
 10.2.3  定時器的懸掛
 10.2.4  相關的操作
 10.3  WD控制寄存器
 10.3.1  WD計數寄存器