微型計算機通信與接口技術

前言
第1章 數(shù)據(jù)通信基礎
本章學習目標
1.1 數(shù)據(jù)通信及其實現(xiàn)技術
1.1.1 數(shù)據(jù)通信概述
1.1.2 通信協(xié)議
1.1.3 數(shù)據(jù)傳輸模式
1.1.4 數(shù)據(jù)通信系統(tǒng)的質量標準
1.1.5 數(shù)據(jù)傳輸媒質
1.2 數(shù)據(jù)通信中的調制解調技術
1.2.1 調制解調技術原理
1.2.2 調制解調器
1.2.3 調制解調器的技術規(guī)范
1.2.4 調制解調器的選擇
1.3 數(shù)據(jù)鏈路控制
1.3.1 流量控制
1.3.2 差錯控制
1.3.3 數(shù)據(jù)鏈路控制協(xié)議
本章小結
思考與練習
第2章 輸入和輸出
2.1 概述
2.1.1 CPU與I/O接口
2.1.2 I/O接口與系統(tǒng)的連接
2.1.3 接口與系統(tǒng)的連接
2.1.4 輸入輸出的尋址方式
2.2 輸入/輸出數(shù)據(jù)傳遞方式
2.2.1 程序控制傳遞方式
2.2.2 中斷傳遞方式
2.2.3 DMA方式
2.3 8086CPU的輸入/輸出
本章小結
思考與練習
第3章 中斷接口技術
本章學習目標
3.1 8086的中斷系統(tǒng)
3.1.1 中斷分類及中斷類型碼
3.1.2 中斷向量和中斷向量表
3.1.3 中斷響應過程與時序
3.2 中斷控制器Intel8259A
3.2.1 8259A的性能概述
3.2.2 8259A的內部結構和工作原理
3.2.3 8259A的外部引腳
3.2.4 8259A的工作過程
3.2.5 8259A的工作方式
3.2.6 8259A的編程
3.2.7 8259A的級聯(lián)
3.2.8 8259A的應用舉例
本章小結
思考與練習
第4章 并行輸入/輸出接口芯片
本章學習目標
4.1 可編程并行接口芯片8255A
4.1.1 并行通信與接口
4.1.2 8255A的編程結構
4.2 8255A的引腳功能
4.2.1 與外設相連的引腳
4.2.2 與相連的引腳
4.3 8255A的工作方式
4.3.1 方式0
4.3.2 方式1
4.3.3 方式2
4.4 8255A的控制字和狀態(tài)字
4.4.1 8255A的編程
4.4.2 接口應用舉例
本章小結
思考與練習
第5章 可編程定時器/計數(shù)器接口芯片8253與DMA控制器8237
本章學習目標
5.1 8253的內部結構
5.2 8253的引腳功能
5.3 8253的工作方式
5.3.1 方式0-記數(shù)結束時中斷
5.3.2 方式1-可編程序的單拍負脈沖
5.3.3 方式2-頻率發(fā)生器
5.3.4 方式3-方波發(fā)生器
5.3.5 方式4-軟件觸發(fā)
5.3.6 方式5-硬件觸發(fā)
5.4 8253的編程
5.5 8253的應用舉例
5.6 DMA控制器Intel8237
5.6.1 DMA概述
5.6.2 DMA控制器芯片Intel8237的性能概述
5.6.3 8237的內部組成與結構
5.6.4 8237的工作周期
5.6.5 8237的外部結構
5.6.6 8237的工作方式
5.6.7 8237的DMA傳輸類型
5.6.8 8237各個通道的優(yōu)先級及傳輸速率
5.7 DMA控制器8237
5.7.1 8237的內部寄存器組
5.7.2 8237的編程及應用
本章小結
思考與練習
第6章 總線
本章學習目標
6.1 概述
6.2 總線類型
6.3 總線結構
6.3.1 ISA總線結構
6.3.2 MCA總線結構
6.3.3 EISA總線
6.3.4 VESA總線
6.3.5 PCI總線
6.3.6 USB總線
6.3.7 AGP總線
6.3.8 PCI-x總線
6.3.9 3 GIO
6.4 微機總線技術性能指標及功能
6.4.1 總線技術性能指標
6.4.2 微機總線主要功能
本章小結
思考與練習
第7章 PCI總線
本章學習目標
7.1 PCI總線的原理時序和仲裁分析
7.1.1 PCI總線結構和性能
7.1.2 總線操作周期
7.1.3 PCI總線仲裁
7.2 PCI總線技術
7.2.1 PCI總線與處理器的關系
7.2.2 PCI總線仲裁控制方式
7.2.3 PCI總線的時延
7.2.4 排他性訪問
7.2.5 PCI總線的容錯性
7.2.6 支持快速存取的PCI總線功能
7.3 PCI總線的傳輸協(xié)議概述
7.3.1 總線信號及命令描述
7.3.2 總線傳輸協(xié)議
本章小結
思考與練習
第8章 串行通信總線標準及接口技術
本章學習目標
8.1 串行通信概述
8.1.1 串行通信方式
8.1.2 串行通信的傳輸方向
8.1.3 串行I/O實現(xiàn)
8.1.4 信號的調制與解調
8.2 EIA RS-232C 接口
8.2.1 引腳規(guī)定
8.2.2 電氣性能規(guī)定
8.2.3 電平轉換
8.2.4 RS-232C的典型應用
8.3 可編程串行接口芯片8251A
8.3.1 基本性能
8.3.2 內部結構
8.4 8251A的引腳功能
8.4.1 與CPU的連接信號
8.4.2 與MODEN接口的信號線
8.5 8251A的編程
本章小結
思考與練習
第9章 USB通用串行總線及應用
本章學習目標
9.1 USB總線體系結構
9.1.1 起因
9.1.2 USB規(guī)范的目標
9.1.3 USB的設計準則
9.1.4 使用的分類
9.1.5 特色
9.1.6 體系結構
9.2 USB數(shù)據(jù)流模型
9.2.1 實現(xiàn)者的視圖
9.2.2 總線拓撲
9.2.3 總線的物理拓撲結構
9.2.4 總線邏輯拓撲結構
9.2.5 客戶軟件層與應用層的關系
9.2.6 USB通信流
9.2.7 傳送類型
9.2.8 控制傳送
9.2.9 同步傳送
9.2.10 中斷傳送
9.2.11 批傳送
9.2.12 傳送的總線訪問
9.3 USB的電氣特性
9.3.1 信號的發(fā)送
9.3.2 電壓分布
9.3.3 設備的動態(tài)加載與卸載
9.4 協(xié)議層
9.4.1 位定序
9.4.2 同步字段
9.4.3 包字段格式
9.4.4 包格式
9.4.5 錯誤檢測和恢復
9.5 USB設備架構
9.5.1 USB設備狀態(tài)
9.5.2 通用USB設備操作
9.5.3 USB設備請求
9.5.4 描述表
9.5.5 設備類定義
9.6 USB主機：硬件與軟件
9.6.1 USB主機概況
9.6.2 主機控制器功能
9.6.3 軟件功能概論
9.6.4 主機控制器驅動器
9.6.5 USBD
本章小結
思考與練習
第10章 Windows 設備驅動程序
本章學習目標
10.1 Windows操作系統(tǒng)內核結構
10.1.1 虛擬機的含義
10.1.2 VxD與操作系統(tǒng)內核
10.1.3 Windows 98系統(tǒng)內存結構
10.2 虛擬設備驅動程序基礎知識
10.2.1 VxD的文件結構
10.2.2 VxD的數(shù)據(jù)結構
10.2.3 VxD的消息處理
10.2.4 VxD的運行機制
10.3 開發(fā)工具剖析
10.3.1 系統(tǒng)環(huán)境的設置
10.3.2 VToolsD的工具程序
10.3.3 實例開發(fā)
10.4 VToolsD類庫剖析
10.4.1 框架類
10.4.2 事件處理類
10.5 VxD的調試技術
10.5.1 SOFTICE的安裝與設置
10.5.2 SOFTICE調試技術
10.5.3 DBGVIEW調試工具
本章小結
思考與練習
第11章 基于PCI接口的設備驅動程序開發(fā)
本章學習目標
11.1 S5933控制芯片的功能
11.1.1 S5933的內部結構
11.1.2 S5933引腳圖
11.1.3 三種數(shù)據(jù)傳輸方式的特點
11.2 S5933的配置和初始化
11.2.1 S5933的配置空間
11.2.2 的初始化
11.3 S5933的操作寄存器
11.4 S5933的郵箱操作
11.4.1 郵箱滿/空狀態(tài)
11.4.2 郵箱中斷
11.5 S5933的DMA操作
11.5.1 的傳輸配置
11.5.2 PCI發(fā)起的DMA傳輸配置
11.6 PCI設備的INF文件
11.7 PCI設備驅動程序VxD的設計
本章小結
思考與練習
第12章 USB產(chǎn)品開發(fā)和驅動程序設計
本章學習目標
12.1 Windows 世界中的USB設備
12.1.1 Windows 98中的USB設備
12.1.2 Windows 98環(huán)境下的IEEE 1394設備
12.2 USB硬件產(chǎn)品開發(fā)
12.3 USB設備驅動程序設計
12.3.1 Windows USB驅動程序接口
12.3.2 USBDI的IOCTL
12.3.3 USBDI結構定義
12.4 USB的定義
本章小結