電子技術(shù)基礎(chǔ)（數(shù)字部分第5版普通高等教育十五國家級規(guī)劃教材）

定　價：￥45.20

作　者：	康華光
出版社：	高等教育出版社
叢編項：
標　簽：	電子技術(shù)

購買這本書可以去

ISBN：	9787040177909	出版時間：	2006-01-01	包裝：	平裝
開本：	16開	頁數(shù)：	536	字數(shù)：

內(nèi)容簡介

　　華中科技大學電子技術(shù)課程組編的《電子技術(shù)基礎(chǔ)：數(shù)字部分（第5版）》為普通高等教育“十五”國家級規(guī)劃教材。前版榮獲2002年全國普通高等學校優(yōu)秀教材一等獎。其特點如下：（1）加強了數(shù)字邏輯的概念與設(shè)計；（2）以CMOS器件為主兼顧其他類型的器件；（3）引入了Verilog硬件描述語言和QuartusⅡ集成開發(fā)軟件，利用PLD和EDA技術(shù)可以實現(xiàn)多種數(shù)字邏輯電路；（4）采用新的思路和技術(shù)以構(gòu)建模數(shù)和數(shù)模轉(zhuǎn)換器，作為模擬電路與數(shù)字電路的接口?！峨娮蛹夹g(shù)基礎(chǔ)（數(shù)字部分第5版）》內(nèi)容包括：數(shù)字邏輯概論，邏輯代數(shù)與硬件描述語言基礎(chǔ)，邏輯門電路，組合邏輯電路，鎖存器和觸發(fā)器，時序邏輯電路，存儲器、復雜可編程器件和現(xiàn)場可編程門陣列，脈沖波形的變換與產(chǎn)生，數(shù)模與模數(shù)轉(zhuǎn)換器，數(shù)字系統(tǒng)設(shè)計基礎(chǔ)。

作者簡介

　　康華光教授（博士生導師）。男，1925年8月出生，湖南衡山人。中共黨員。1951年畢業(yè)于武漢大學電機工程學系。畢業(yè)后留校任教，1953年院系調(diào)整到華中理工大學《原華中工學院》工作至今；1985年經(jīng)國務(wù)院學位委員會評審為生物醫(yī)學工程專業(yè)博士生導師。曾任國家教育部《原國家教委》高校工科電工課程教學指導委員會副主任兼電子技術(shù)課程教學指導小組組長。現(xiàn)任職于華中理工大學生命科學與技術(shù)學院。兼任中國電子學會生物醫(yī)學電子學會委員，湖北省生物醫(yī)學工程學會理事。主要業(yè)績：長期從事電子技術(shù)教學與生物醫(yī)學工程研究。主編的《電子技術(shù)基礎(chǔ)》《模擬、數(shù)字部分》作為高等學校電氣信息類專業(yè)的教材，自1979年以來，已出了四個版本，累計發(fā)行260余萬冊。第二、三版曾先后于1987、1992、1996年榮獲國家級優(yōu)秀教材獎、國家級優(yōu)秀教材特等獎和國家級科技進步二等獎。主持研究的“優(yōu)化電子技術(shù)基礎(chǔ)課程建設(shè)”項目，榮獲1989年國家級優(yōu)秀教學研究成果獎。在科研方面，特別注重交叉學科，如生命科學，主要從事生物醫(yī)學信息的檢測與分析以及細胞電生理和生物物理研究。主持研制的PCII型膜片鉗系統(tǒng)經(jīng)省級鑒定達到當今國際先進水平，現(xiàn)已形成小批量生產(chǎn)。應用該系統(tǒng)研究中藥蓮子芯的有效成分蓮芯堿的抗心律失常作用的機理，為中藥研究的西化開創(chuàng)了新思路。將基礎(chǔ)研究與生物測量儀器開發(fā)相結(jié)合是該實驗室形成特色的奧秘。結(jié)合科研，培養(yǎng)了博士、碩士生40余名，其中在學術(shù)上有所成就的不乏其人。發(fā)表了近百篇學術(shù)論文和專著《膜片鉗技術(shù)及其應用》。

圖書目錄

1 數(shù)字邏輯概論
　1.1 數(shù)字電路與數(shù)字信號
　1.2 數(shù)制
　1.3 二進制數(shù)的算術(shù)運算
　1.4 二進制代碼
　1.5 二值邏輯變量與基本邏輯運算
　1.6 邏輯函數(shù)及其表示方法
　小結(jié)
　習題
2 邏輯代數(shù)與硬件描述語言基礎(chǔ)
　2.1 邏輯代數(shù)
　2.2 邏輯函數(shù)的卡諾圖化簡法
　2.3 硬件描述語言Verilog HDL基礎(chǔ)
　小結(jié)
　習題
3 邏輯門電路
　3.1 MOS邏輯門電路
　3.2 TTL邏輯門電路
　*3.3 射極耦合邏輯門電路
　*3.4 砷化鎵邏輯門電路
　3.5 正負邏輯問題
　3.6 邏輯門電路使用中的幾個實際問題
　3.7 用Verilog HDL描述邏輯門電路
　小結(jié)
　習題
4 組合邏輯電路
　4.1 組合邏輯電路的分析
　4.2 組合邏輯電路的設(shè)計
　4.3 組合邏輯電路中的競爭冒險
　4.4 常用組合邏輯集成電路
　4.5 組合可編程邏輯器件
　4.6　用Verilog HDL描述組合邏輯電路
　小結(jié)
　習題
5 鎖存器和觸發(fā)器
　5.1 雙穩(wěn)態(tài)存儲單元電路
　5.2 鎖存器
　5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理
　5.4 觸發(fā)器的邏輯功能
　5.5 用Verilog HDL描述鎖存器和觸發(fā)器
　小結(jié)
　習題
6 時序邏輯電路
　6.1 時序邏輯電路的基本概念
　6.2 同步時序邏輯電路的分析
　6.3 同步時序邏輯電路的設(shè)計
　6.4 異步時序邏輯電路的分析
　6.5 若干典型的時序邏輯集成電路
　6.6 用Verilog HDL描述時序邏輯電路
　6.7 時序可編程邏輯器件
　小結(jié)
　習題
7 存儲器，復雜可編程器件和現(xiàn)場可編程門陣列
　7.1　只讀存儲器
　7.2　隨機存取存儲器
　7.3　復雜可編程邏輯器件
　7.4　現(xiàn)場可編程門陣列
　7.5　EDA技術(shù)和可編程器件的設(shè)計例題
　小結(jié)
　習題
8 脈沖波形的變換與產(chǎn)生
　8.1 單穩(wěn)態(tài)觸發(fā)器
　8.2 施密特觸發(fā)器
　8.3 多諧振蕩器
　8.4 555定時器及其應用
　小結(jié)
　習題
9 數(shù)模與模數(shù)轉(zhuǎn)換器
　引言
　9.1 D/A轉(zhuǎn)換器
　9.2 A/D轉(zhuǎn)換器
　小結(jié)
　習題
*10 數(shù)字系統(tǒng)設(shè)計基礎(chǔ)
　10.1 數(shù)字系統(tǒng)概述
　10.2 算法狀態(tài)機
　10.3 寄存器傳輸語言
　10.4 用可編程邏輯器件實現(xiàn)數(shù)字系統(tǒng)
　小結(jié)
　習題