計算機體系結構（普通高等教育十五國家級規(guī)劃教材）

定　價：￥26.90

作　者：	張晨曦、王志英、張春元、戴葵、肖曉強
出版社：	高等教育出版社
叢編項：	普通高等教育“十五”國家級規(guī)劃教材
標　簽：	計算機與互聯(lián)網(wǎng) 計算機專業(yè) 大學教材教輔與參考書

購買這本書可以去

ISBN：	9787040166477	出版時間：	2005-06-01	包裝：	平裝
開本：	16開	頁數(shù)：	328	字數(shù)：

內容簡介

　　本書是教育部“高等教育面向21世紀教學內容和課程體系改革計劃”的研究成果，是面向21世紀課程教材。本書的主要內容有：計算機體系結構的基本概念、計算機指令集結構設計、流水線技術、指令級并行技術、存儲體系、輸入／輸出系統(tǒng)以及多處理機。本書比較全面和系統(tǒng)地接觸了當今計算機體系結構的發(fā)展前沿，概念清晰，易于理解，并配有大量的實例分析。本書可作為計算機專業(yè)本科生計算機體系結構課程的教材，也可作為計算機相關專業(yè)研究生教材，書中的內容對于從事計算機研究及相關人員亦有根好的參考價值。本書除了著重論述體系結構的基本概念、基本原理、基本結構和基本分析方法以外，還強調采用量化的分析方法。全書共包括七章，第一章論述計算機體系結構的概念以及體系結構和并行性概念的發(fā)展，并簡單地討論影響計算機系統(tǒng)設計的成本和價格因素；第二章論述計算機指令集結構設計中的一些問題，包括尋址技術、指令集的功能設計、操作數(shù)的類型和大小、指令格式等，并且介紹一種指令集結構的實例——DLX；第三章為“流水線技術”，論述流水線的基本概念、分類以及性能計算方法，并對流水線中的相關問題以及向量計算機進行討論；第四章為“指令級并行”，論述利用硬、軟件技術開發(fā)程序中應有的指令間并行性的技術和方法，包括指令調度、超標量技術、分支處理技術和超長指令字技術；第五章為“存儲層次”，論述Cache的基本知識、降低Cache失效率的方法、減

作者簡介

　　張晨曦，男，1960年9月生，漢族，福建龍巖人，國防科技術大學計算機學院教授，博士生導師，國家級“中青年有突出貢獻專家”。主要成就有：先后主持人四項國家自然科學基金項目，曾獲“國家杰出青年基金”資助。發(fā)表論文八十多篇，其中在國外發(fā)表二十多篇。有18篇被國家著名八大檢索工具收錄。撰寫專著兩部（第二作者），教材一本（第一作者）。其中專著《新一代計算機》由荷蘭North-Hooland出自社出版，另一部1992年獲“國家教委優(yōu)秀專著特等獎”，1993年獲“全國優(yōu)秀科技圖書一等獎”。教材《計算機體系結構》2002聽獲“全國普通高等學校優(yōu)秀教材二等獎”。獲部委級科技術進步一等獎兩項（排名第二），二等獎一項（排名第一），獲部委級教學成果二、三等獎各一項。負責研制的新型Internet動畫制作/演播系統(tǒng)“網(wǎng)動王”于1999年3月通過了專家鑒定，達到了國際先進水平，并已在遠程教育和CAI中獲得了較廣泛的應用。1991年被國家教委授予“做出突出貢獻的中國博士”光榮稱號，被評為湖南省科技青年“十佳”之一，1993年被評為“全軍優(yōu)秀教師”，1993年和1995年兩次獲“霍英樂青年教師獎”；1995年獲“中國青年科技獎”。從15歲起當中教師，對教學方法和現(xiàn)代教育技術有深入的研究，提出了面向遠程教育和CAI的教學方法——多媒體圖形解析教學法。業(yè)余愛好：攝影。通訊地址：湖南長沙　國防科技大學　計算機學院郵編：410073網(wǎng)址：www.FotoSky.com，www.GotoSchool.netE-mail：architecture21@sohu.com

圖書目錄

第1章計算機體系結構的基本概念
1.1引言
1.2計算機體系結構的概念
1.2.1計算機系統(tǒng)中的層次概念
1.2.2計算機體系結構
1.2.3計算機組織和計算機實現(xiàn)技術
1.3計算機體系結構的發(fā)展
1.3.1存儲程序計算機體系結構及其發(fā)展
1.3.2計算機的分代和分型
1.3.3應用需求的發(fā)展
1.3.4計算機實現(xiàn)技術的發(fā)展
1.3.5技術的挑戰(zhàn)和體系結構的生命周期
1.4影響計算機體系結構的成本和價格因素
1.4.1計算機系統(tǒng)的成本和價格
1.4.2時間因素
1.4.3集成電路的成本
1.5定量分析技術基礎
1.5.1計算機性能的評測
1.5.2測試程序
1.5.3性能設計和評測的基本原則
1.5.4CPU的性能
1.6計算機體系結構中并行性的發(fā)展
1.6.1并行性概念
1.6.2提高并行性的技術途徑
1.6.3并行計算的應用需求
1.7小結
習題1
第2章計算機指令集結構設計
2.1指令集結構的分類
2.1.1指令集結構的分類
2.1.2通用寄存器型指令集結構分類
2.2尋址技術
2.3指令集結構的功能設計
2.3.1CISC指令集結構的功能設計
2.3.2RISC指令集結構的功能設計
2.3.3控制指令
2.4操作數(shù)的類型.表示和大小
2.5指令集格式的設計
2.5.1尋址方式的表示方法
2.5.2指令集格式的選擇
2.6DLX指令集結構
2.6.1DLX指令集結構
2.6.2DLX指令集結構效能分析
2.7小結
習題2
第3章流水線技術
3.1流水線的基本概念
3.1.1流水線的基本概念
3.1.2流水線的分類
3.2DLX的基本流水線
3.2.1DLX的一種簡單實現(xiàn)
3.2.2基本的DLX流水線
3.2.3流水線性能分析
3.3流水線中的相關
3.3.1流水線的結構相關
3.3.2流水線的數(shù)據(jù)相關
3.3.3流水線的控制相關
3.4MIPSR4000流水線計算機
簡介
3.4.1MIPSR4000整型流水線
3.4.2MIPSR4000浮點流水線
3.5向量處理機
3.5.1向量處理方式和向量處理機
3.5.2提高向量處理機性能的主要技術
3.5.3向量處理機的性能評價
3.6小結
習題3
第4章指令級并行
4.1指令級并行的概念
4.1.1循環(huán)展開調度的基本方法
4.1.2相關性
4.2指令的動態(tài)調度
4.2.1動態(tài)調度的原理
4.2.2動態(tài)調度算法之一：記分牌
4.2.3動態(tài)調度算法之二：Tomasulo算法
4.3控制相關的動態(tài)解決技術
4.3.1分支預測緩沖
4.3.2分支目標緩沖
4.3.3基于硬件的前瞻執(zhí)行
4.4多指令流出技術
4.4.1靜態(tài)超標量技術
4.4.2動態(tài)多指令流出技術
4.4.3超長指令字技術
4.4.4多流出處理器受到的限制
4.5小結
習題4
第5章存儲層次..
5.1存儲器的層次結構
5.1.1從單級存儲器到多級存儲器
5.1.2存儲層次的性能參數(shù)
5.1.3“Cachc—主存”和“主存—輔存”層次
5.1.4存儲層次的4個問題
5.2Cache基本知識
5.2.1映象規(guī)則
5.2.2查找方法
5.2.3替換算法
5.2.4寫策略
5.2.5Cache的結構
5.2.6Cachc性能分析
5.2.7改進Cache性能
5.3降低Cache失效率的方法
5.3.1增加Cache塊大小
5.3.2提高相聯(lián)度
5.3.3VictimC9che
5.3.4偽相聯(lián)Cachc
5.3.5硬件預取技術
5.3.6由編譯器控制的預取
5.3.7編譯器優(yōu)化
5.4減少Cache失效開銷
5.4.1讓讀失效優(yōu)先于寫
5.4.2子塊放置技術
5.4.3請求字處理技術
5.4.4非阻塞Cache技術
5.4.5采用兩級Cache
5.5減少命中時間
5.5.1容量小.結構簡單的Cache
5.5.2虛擬Cache
5.5.3寫操作流水化
5.5.4Cache優(yōu)化技術總結
5.6主存
5.7虛擬存儲器
5.7.1虛擬存儲器基本原理
5.7.2快表
5.8進程保護和虛存實例
5.8.1進程保護
5.8.2頁式虛存舉例：AlphaAXP的存儲管理和21064的TLB
5.9A1phaAXP21064存儲層次
5.10小結
習題5
第6章輸入/輸出系統(tǒng)
6.1引言
6.1.1I/O系統(tǒng)性能與CPU性能
6.1.2I/O系統(tǒng)的可靠性
6.2外部存儲設備
6.2.1磁盤設備
6.2.2F1ash存儲器
6.2.3磁帶設備
6.2.4光盤設備
6.3可靠性.可用性和可信性
6.4廉價磁盤冗余陣列RAID
6.4.1RAID0
6.4.2RAID1
6.4.3RAID2
6.4.4RAID3
6.4.5RAID4
6.4.6RAID5
6.4.7RAID6
6.4.8RAID7
6.4.9RAID的實現(xiàn)與發(fā)展
6.5I/O設備與CPU和存儲器的連接
6.5.1總線
6.5.2設備的連接
6.5.3通道
6,6I/O系統(tǒng)性能分析
6.6.1I/O性能與系統(tǒng)響應時間
6.6.2Little定律
6.6.3M/M/1排隊系統(tǒng)
6.6.4M/M/m排隊系統(tǒng)
6.7I/O與操作系統(tǒng)
6.7.1DMA和虛擬存儲器
6.7.2I/O和Csche數(shù)據(jù)一致性
6.7.3異步I/O
6.7.4塊服務器和文件服務器
6.8小結
習題6
第7章多處理機
7.1引言
7.1.1并行計算機體系結構的分類
7.1.2通信模型和存儲器的結構模型
7.1.3并行處理面臨的挑戰(zhàn)
7.2對稱式共享存儲器體系結構
7.2.1多處理機Cache一致性
7.2.2實現(xiàn)一致性的基本方案
7.2.3監(jiān)聽協(xié)議及其實現(xiàn)
7.3分布式共享存儲器體系結構
7.3.1基于目錄的Cache一致性
7.3.2目錄協(xié)議及其實現(xiàn)
7.4互連網(wǎng)絡
7.4.1互連網(wǎng)絡的性能參數(shù)
7.4.2靜態(tài)連接網(wǎng)絡
7.4.3動態(tài)連接網(wǎng)絡
7.5同步
7.5.1基本硬件原語
7.5.2用一致性實現(xiàn)鎖
7.5.3同步性能問題
7.5.4大規(guī)模機器的同步
7.6同時多線程
7.6.1將線程級并行轉換為指令級并行
7.6.2同時多線程處理器的設計
7.6.3同時多線程的性能
7.7多處理機實例
7.8小結
習題7
主要參考文獻...