計(jì)算機(jī)組織與體系結(jié)構(gòu)：性能設(shè)計(jì)

第一部分概述
第1章導(dǎo)論
1.1計(jì)算機(jī)組織與體系結(jié)構(gòu)
1.2結(jié)構(gòu)和功能
1.2.1功能
1.2.2結(jié)構(gòu)
1.3為何要學(xué)習(xí)計(jì)算機(jī)組織和體系結(jié)構(gòu)
1.4本書(shū)概要
1.5因特網(wǎng)和Web資源
第2章計(jì)算機(jī)的演變和性能
2.1計(jì)算機(jī)簡(jiǎn)史
2.1.1第一代：真空管
2.1.2第二代：晶體管
2.1.3第三代：集成電路
2.1.4后續(xù)的幾代
2.2性能設(shè)計(jì)
2.2.1微處理器的速度
2.2.2性能平衡
2.3Pentium和PowerPC的進(jìn)展
2.3.1Pentium
2.3.2PowerPC
2.4推薦的參考文獻(xiàn)和Web站點(diǎn)
2.5關(guān)鍵詞、思考題和習(xí)題
第二部分計(jì)算機(jī)系統(tǒng)
第3章計(jì)算機(jī)功能和互連的頂層視圖
3.1計(jì)算機(jī)的部件
3.2計(jì)算機(jī)功能
3.2.1取指周期和執(zhí)行周期
3.2.2中斷
3.2.3I／O功能
3.3互連結(jié)構(gòu)
3.4總線(xiàn)互連
3.4.1總線(xiàn)結(jié)構(gòu)
3.4.2多總線(xiàn)層次結(jié)構(gòu)
3.4.3總線(xiàn)設(shè)計(jì)要素
3.5PCI
3.5.1總線(xiàn)結(jié)構(gòu)
3.5.2PCI命令
3.5.3數(shù)據(jù)傳送
3.5.4仲裁
3.6推薦的參考文獻(xiàn)和Web站點(diǎn)
3.7關(guān)鍵詞、思考題和習(xí)題
附錄3A時(shí)序圖
第4章CRChe
4.1計(jì)算機(jī)存儲(chǔ)系統(tǒng)概述
4.1.1存儲(chǔ)系統(tǒng)的特性
4.1.2存儲(chǔ)器分層結(jié)構(gòu)
4.2cache存儲(chǔ)器原理
4.3cache的設(shè)計(jì)要素
4.3.1cache容量
4.3.2映射功能
4.3.3替換算法
4.3.4寫(xiě)策略
4.3.5行的大小
4.3.6cache數(shù)目
4.4Pentium4和PowerPC的cache組織
4.4.1Pentium4的cache組織
4.4.2PowerPC的cache組織
4.5推薦的參考文獻(xiàn)
4.6關(guān)鍵詞、思考題和習(xí)題
附錄4A兩級(jí)存儲(chǔ)器的性能特點(diǎn)
4A.1局部性
4A.2兩級(jí)存儲(chǔ)器的操作
4A.3性能
第5章內(nèi)部存儲(chǔ)器
5.1半導(dǎo)體主存儲(chǔ)器
5.1.1組織
5.1.2DRAM和SRAM
5.1.3ROM類(lèi)型
5.1.4芯片邏輯
5.1.5芯片封裝
5.1.6模塊組織
5.2糾錯(cuò)
5.3高級(jí)DRAM組織
5.3.1同步DRAM
5.3.2rambusDRAM
5.3.3帶cache的DRAM
5.4推薦的參考文獻(xiàn)和Web站點(diǎn)
5.5關(guān)鍵詞、思考題和習(xí)題
第6章外部存儲(chǔ)器
6.1磁盤(pán)
6.1.1磁讀寫(xiě)機(jī)制
6.1.2數(shù)據(jù)組織和格式化
6.1.3物理特性
6.1.4磁盤(pán)性能參數(shù)
6.2RAID(磁盤(pán)冗余陣列)
6.2.1RAID0級(jí)
6.2.2RAIDl級(jí)
6.2.3RAID2級(jí)
6.2.4RAID3級(jí)
6.2.5RAID4級(jí)
6.2.6RAID5級(jí)
6.2.?RAID6級(jí)
6.3光存儲(chǔ)器
6.3.1光盤(pán)
6.3.2數(shù)字視盤(pán)
6.4磁帶
6.5推薦的參考文獻(xiàn)和Web站點(diǎn)
6.6關(guān)鍵詞、思考題和習(xí)題
第7章輸入輸出
7.1外部設(shè)備
7.1.1鍵盤(pán)／監(jiān)視器
7.I.2磁盤(pán)驅(qū)動(dòng)器
7.2I／O模塊
7.2.1模塊功能
7.2.2I／O模塊結(jié)構(gòu)
7.3編程式I／O
7.3.1概述
7.3.2I／O命令
7.3.3I／O指令
7.4中斷驅(qū)動(dòng)式I／O.
7.4.1中斷處理
7.4.2設(shè)計(jì)問(wèn)題
7.4.3Intel82C59A中斷控制器
7.4.4Intel82C55A可編程外部接口
7.5存儲(chǔ)器直接存取(DMA)
7.5.1編程式I／()和中斷驅(qū)動(dòng)式I／O的不足
7.5.2DMA功能
7.6I／O通道和處理器
7.6.1I／O功能的演變
7.6.2I／O通道的特性
7.?外部接口：FireWire和InfiniBand
7.7.1接口的類(lèi)型+
7.7.2點(diǎn)對(duì)點(diǎn)和多點(diǎn)配置
7.7.3FireWire串行總線(xiàn)
7.7.41nfiniBand
7.8推薦的參考文獻(xiàn)和Web站點(diǎn)
7.9關(guān)鍵詞、思考題和習(xí)題
第8章操作系統(tǒng)支持
8.1操作系統(tǒng)概述
8.1.I操作系統(tǒng)的目標(biāo)和功能
8.1.2操作系統(tǒng)的類(lèi)型
8.2調(diào)度
8.2.1長(zhǎng)調(diào)度
8.2.2中調(diào)度
8.2.3短調(diào)度
8.3存儲(chǔ)管理
8.3.1交換
8.3.2分區(qū)
8.3.3分頁(yè)
8.3.4虛擬存儲(chǔ)器
8.3.5轉(zhuǎn)換后援緩沖器
8.3.6分段
8.4PentiumⅡ與PowerPC存儲(chǔ)管理
8.4.1PentiumⅡ的存儲(chǔ)管理硬件
8.4.2PowerPC存儲(chǔ)管理硬件
8.5推薦的參考文獻(xiàn)和Web站點(diǎn)
8.6關(guān)鍵詞、思考題和習(xí)題
第三部分中央處理器
第9章計(jì)算機(jī)算術(shù)
9.1算術(shù)邏輯單元
9.2整數(shù)表示
9.2.l符號(hào)—幅值表示法
9.2.22的補(bǔ)碼表示法
9.2.3不同位長(zhǎng)間的轉(zhuǎn)換
9.2.4定點(diǎn)表示法
9.3整數(shù)算術(shù)
9.3.1取負(fù)
9.3.2加法和減法
9.3.3乘法
9.3.4除法
9.4浮點(diǎn)表示
9.4.1原理
9.4.2二進(jìn)制浮點(diǎn)表示的IEEE標(biāo)準(zhǔn)
9.5浮點(diǎn)算術(shù)
9.5.1浮點(diǎn)加法和減法
9.5.2浮點(diǎn)乘法和除法
9.5.3浮點(diǎn)運(yùn)算的精度問(wèn)題
9.5.4二進(jìn)制浮點(diǎn)算術(shù)的IEEE標(biāo)準(zhǔn)
9.6推薦的參考文獻(xiàn)和Web站點(diǎn)
9.7關(guān)鍵詞、思考題和習(xí)題
第10章指令集：特征和功能
10.1機(jī)器指令特征
10.1.1機(jī)器指令要素
10.1.2指令表示
10.1.3指令類(lèi)型
10.1.4地址數(shù)目
10.1.5指令集設(shè)計(jì)
10.2操作數(shù)類(lèi)型
10.2.1數(shù)值
10.2.2字符
10.2.3邏輯數(shù)據(jù)
10.3Pentium和PowerPC數(shù)據(jù)類(lèi)型
10.3.1Pentium數(shù)據(jù)類(lèi)型
10.3.2PowerPC數(shù)據(jù)類(lèi)型
10.4操作類(lèi)型
10.4.1數(shù)據(jù)傳送類(lèi)
10.4.2算術(shù)運(yùn)算類(lèi)
10：4.3邏輯運(yùn)算類(lèi)
10.4.4轉(zhuǎn)換類(lèi)
10.4.5輸入輸出類(lèi)
10.4.6系統(tǒng)控制類(lèi)
10.4.?控制傳遞類(lèi)
10.5Pentium和PowerPC操作類(lèi)型
10.5.1Pentium操作類(lèi)型
10.5.2PowerPC操作類(lèi)型
10.6匯編語(yǔ)言
10.7推薦的參考文獻(xiàn)
10.8關(guān)鍵詞、思考題和習(xí)題
附錄IOA堆棧
IOA：1堆棧實(shí)現(xiàn)
iOA.2表示式求值
附錄lOB小數(shù)在先和大數(shù)在先以及位序
10B.1字節(jié)排序
10B.2位排序
第11章指令集：尋址方式和指令格式
11.1尋址方式
11.1.1立即尋址
11.1.2直接尋址
11.1.3間接尋址
11.1.4寄存器尋址
11：1.5寄存器間接尋址
11.1.6偏移尋址
111.?堆棧尋址
11.2Pentium和PowerPC尋址方式
11.2.1Pentium尋址方式
11.2.2PowerPC尋址方式
11.3指令格式
11.3.1指令長(zhǎng)度
11.3.2位的分配
11.3.3變長(zhǎng)指令
11.4Pentium和PowerPC指令格式
11.4.1Pentium指令格式
11.4.2PowerPC指令格式
11.5推薦的參考文獻(xiàn)
11.6關(guān)鍵詞、思考題和習(xí)題
第12章CPU結(jié)構(gòu)和功能
12.1處理器組織
12.2寄存器組織
12.2.1用戶(hù)可見(jiàn)寄存器
12.2.2控制和狀態(tài)寄存器
12.2.3微處理器寄存器組織的例子
12.3指令周期
12.3.1間址周期
12.3.2數(shù)據(jù)流
12.4指令流水
12.4.1流水線(xiàn)策略
12.4.2流水線(xiàn)的性能
12.4.3轉(zhuǎn)移處理
12.4.4Intel80486的流水線(xiàn)
12.5Pentium處理器
12.5.1寄存器組織
12.5.2MMX寄存器
12.5.3中斷處理
12.6PowerPC處理器
12.6.1寄存器組織
12.6.2中斷處理
12.7推薦的參考文獻(xiàn)
12.8關(guān)鍵詞、思考題和習(xí)題
第13章精簡(jiǎn)指令集計(jì)算機(jī)
13.1指令執(zhí)行特征
13.1.1操作
13.1.2操作數(shù)
13.1.3過(guò)程調(diào)用
13.1.4結(jié)論
13.2大寄存器組方案的使用
13.2.1寄存器窗口
13.2.2全局變量
13.2.3大寄存器組與cache的對(duì)比
13.3基于編譯器的寄存器優(yōu)化
13.4精簡(jiǎn)指令集體系結(jié)構(gòu)
13.4.1CISC的理由
13.4.2精簡(jiǎn)指令集體系結(jié)構(gòu)特征
13.4.3CISC與RISC特征對(duì)比
13.5RISC流水線(xiàn)技術(shù)
13.5.1規(guī)整指令的流水線(xiàn)技術(shù)
13.5.2流水線(xiàn)的優(yōu)化
13.6MIPSR4000
13.6.1指令集
13.6.2指令流水線(xiàn)
13.7SPARC
13.7.1SPARC寄存器組
13.7.2指令集
13.7.3指令格式
13.8RISC與CISC的爭(zhēng)論
13.9推薦的參考文獻(xiàn)
13.10關(guān)鍵詞、思考題和習(xí)題
第14章指令級(jí)并行性和超標(biāo)量處理器
14.1概述
14.1.1超標(biāo)量與超級(jí)流水線(xiàn)
14.1.2限制
14.2設(shè)計(jì)考慮
14.2.1指令級(jí)并行性和機(jī)器并行性
14.2.2指令發(fā)射策略
14.2.3寄存器重命名
14.2.4機(jī)器并行性
14.2.5轉(zhuǎn)移預(yù)測(cè)
14.2.6超標(biāo)量執(zhí)行
14.2.7超標(biāo)量實(shí)現(xiàn)
14.3Pentium4
14.3.1由前端到跟蹤cache
14.3.2無(wú)序執(zhí)行邏輯
14.3.3整數(shù)和浮點(diǎn)執(zhí)行單元
14.4PowerPC
14.4.1PowerPC601
14.4.2轉(zhuǎn)移處理
14.4.3PowerPC620
14.5推薦的參考文獻(xiàn)
14.6關(guān)鍵詞、思考題和習(xí)題
第15章IA—64體系結(jié)構(gòu)
15.1推動(dòng)因素
15.2通常組織
15.3判定、推測(cè)和軟件流水
15.3.1指令格式
15.3.2匯編語(yǔ)言格式
15.3.3判定執(zhí)行
15.3.4控制推測(cè)
15.3.5數(shù)據(jù)推測(cè)
15.3.6軟件流水
15.41A-64指令級(jí)體系結(jié)構(gòu)
1S.4.1寄存器堆棧
15.4.2當(dāng)前棧幀標(biāo)示器和先前功能狀態(tài)寄存器
15.51tanium處理器組織
15.6推薦的參考文獻(xiàn)和Web站點(diǎn)
15.7關(guān)鍵詞、思考題和習(xí)題
第四部分控制器
第16章控制器操作
16.1微操作
16.1.1指令周期的子周期
16.1.2指令周期
16.2CPU控制
16.2.1功能需求
16.2.2控制信號(hào)
16.2.3控制信號(hào)舉例
16.2.4CPU內(nèi)部組織
16.2.5Intel8085
16.3硬連線(xiàn)實(shí)現(xiàn)
16.3.1控制器輸入
16.3.2控制器邏輯
16.4推薦的參考文獻(xiàn)
16.5關(guān)鍵詞、思考題和習(xí)題
第17章微程序式控制
17.1基本概念
17.1.1微指令
17.1.2微程序式控制器
17.1.3Wilkes控制
17.1.4優(yōu)缺點(diǎn)
17.2微指令排序
17.2.1設(shè)計(jì)考慮
17.2.2排序技術(shù)
17.2.3地址生成
17.2.4LSI-11微指令排序
17.3微指令執(zhí)行
17.3.1微指令分類(lèi)法
17.3.2微指令編碼
17.3.3LSI—ll微指令執(zhí)行
17.3.41BM3033微指令執(zhí)行
17.4T18800
17.4.1微指令格式
17.4.2微順序器
17.4.3帶寄存器的ALU
17.S微程序應(yīng)用
17.6推薦的參考文獻(xiàn)
17.7關(guān)鍵詞、思考題和習(xí)題
第五部分并行處理的組織
第18章并行處理
18.1多處理機(jī)組織
18.1.1并行處理機(jī)系統(tǒng)類(lèi)型
18.1.2并行組織
18.2對(duì)稱(chēng)多處理機(jī)
18.2.1組織
18.2.2多處理機(jī)操作系統(tǒng)設(shè)汁考慮
18.2.3大型機(jī)SMP
18.3cache一致性和MESI協(xié)議.
18.3.1軟件解決方案
18.3.2硬件解決方案
18.3.3MESI協(xié)議
18.4機(jī)群系統(tǒng)
18.4.1機(jī)群系統(tǒng)配置
18.4.2操作系統(tǒng)設(shè)計(jì)問(wèn)題
18.4.3機(jī)群計(jì)算機(jī)體系結(jié)構(gòu)
18.4.4機(jī)群系統(tǒng)與SMP的對(duì)比
18.5非均勻存儲(chǔ)器存取
18.5.1推動(dòng)因素
18.5.2組織
18.5.3NUMA的贊成票和反對(duì)票
18.6向量計(jì)算
18.6.1向量計(jì)算方法
18.6.21BM3090向量設(shè)備
18.7推薦的參考文獻(xiàn)
18.8關(guān)鍵詞、思考題和習(xí)題
附錄A計(jì)算機(jī)組織與體系結(jié)構(gòu)課題
A.1研究性課題
A.2仿真性課題
A.2.1SimpleScalar
A.2.2SMPCache
A.3閱讀／報(bào)告類(lèi)題目
參考文獻(xiàn)