數(shù)字電子電路

定　價(jià)：￥27.00

作　者：	路而紅主編
出版社：	中央廣播電視大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	數(shù)字電路

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787304029135	出版時(shí)間：	2004-01-01	包裝：	膠版紙
開(kāi)本：	26cm	頁(yè)數(shù)：	319頁(yè)	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　為了適應(yīng)電子技術(shù)發(fā)展的需要，2004年，中央電大重新修訂了《數(shù)字電子電路課程教學(xué)大綱》。本書(shū)根據(jù)新教學(xué)大綱，同時(shí)滿(mǎn)足高等工程專(zhuān)科電氣、電子類(lèi)專(zhuān)業(yè)對(duì)電子技術(shù)基礎(chǔ)課程（數(shù)字電子電路）的要求，精選了教材內(nèi)容，增加了新器件和新技術(shù)方面的內(nèi)容，包括可編程邏輯器件的開(kāi)發(fā)、VHDL對(duì)數(shù)字電路的描述等。為了方便讀者學(xué)習(xí)，每章都給出了主要內(nèi)容、學(xué)習(xí)目標(biāo)及小結(jié)。另外對(duì)于特別重要的內(nèi)容采取符號(hào)方式提醒讀者，突出了重點(diǎn)內(nèi)容和基本概念。本書(shū)以邏輯代數(shù)為基礎(chǔ)，以數(shù)字電路的分析與設(shè)計(jì)為目的，全面介紹了數(shù)字電路的基本理論、工作原理、分析與設(shè)計(jì)方法以及實(shí)際應(yīng)用。全書(shū)共分11章，主要包括：邏輯代數(shù)基礎(chǔ)、邏輯門(mén)電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路的分析與設(shè)計(jì)、常用時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器、可編程邏輯器件、脈沖電路、數(shù)模和模數(shù)轉(zhuǎn)換器以及數(shù)字系統(tǒng)分析與設(shè)計(jì)。在附錄部分，介紹了VHDL語(yǔ)言。本書(shū)可作為高等工程專(zhuān)科電子信息類(lèi)、電氣信息類(lèi)各專(zhuān)業(yè)的教科書(shū)，也可供其他相近學(xué)科工程技術(shù)人員參考。

作者簡(jiǎn)介

暫缺《數(shù)字電子電路》作者簡(jiǎn)介

圖書(shū)目錄

緒論
0.1 數(shù)字量與模擬量
0.2 數(shù)字電路及其特點(diǎn)
0.3 數(shù)字電路的分類(lèi)
第1章邏輯代數(shù)基礎(chǔ)
1.1 數(shù)制與碼制
1.2 基本邏輯運(yùn)算
1.3 邏輯代數(shù)的基本定律與規(guī)則
1.4 邏輯代數(shù)的常用公式
1.5 邏輯函數(shù)的表示方法及其相互轉(zhuǎn)換
1.6 邏輯函數(shù)的公式化簡(jiǎn)法
1.7 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
本章小結(jié)
習(xí)題
第2章邏輯門(mén)電路
2.1 數(shù)字集成電路的特點(diǎn)及分類(lèi)
2.2 半導(dǎo)體器件的開(kāi)關(guān)特性
2.3 TTL門(mén)電路
2.4 其它類(lèi)型的TTL門(mén)電路
2.5 CMOS門(mén)電路
2.6 CMOS與TTL門(mén)電路的比較
本章小結(jié)
習(xí)題
第3章組合邏輯電路
3.1 組合邏輯電路概述
3.2 常用組合邏輯電路
3.3 用中規(guī)模集成器件（MSI）構(gòu)成組合電路的設(shè)計(jì)和分析
3.4 組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象
本章小結(jié)
習(xí)題
第4章觸發(fā)器
4.1 時(shí)序邏輯電路的特點(diǎn)
4.2 基本RS觸發(fā)器
4.3 同步RS觸發(fā)器
4.4 主從觸發(fā)器
4.5 邊沿觸發(fā)器
4.6 動(dòng)態(tài)特性
4.7 觸發(fā)器的邏輯功能
本章小結(jié)
習(xí)題
第5章時(shí)序邏輯電路分析與設(shè)計(jì)
5.1 時(shí)序邏輯電路的分類(lèi)
5.2 同步時(shí)序邏輯電路分析
5.3 同步時(shí)序邏輯電路設(shè)計(jì)
本章小結(jié)
習(xí)題
第6章常用時(shí)序邏輯電路
6.1 寄存器
6.2 計(jì)數(shù)器
6.3 序列信號(hào)發(fā)生器
本章小結(jié)
習(xí)題
第7章半導(dǎo)體存儲(chǔ)器
7.1 只讀存儲(chǔ)器（ROM）
7.2 隨機(jī)存取存儲(chǔ)器（RAM）
本章小結(jié)
習(xí)題
第8章可編程邏輯器件
8.1 PLD概述
8.2 可編程陣列邏輯PAL
8.3 通用陣列邏輯GAL
8.4 復(fù)雜可編程邏輯器件CPLD
8.5 現(xiàn)場(chǎng)可編程門(mén)陣列FPGA
8.6 PLD的應(yīng)用開(kāi)發(fā)
本章小結(jié)
習(xí)題
第9章脈沖電路
9.1 脈沖信號(hào)與脈沖電路
9.2 555定時(shí)器
9.3 施密特觸發(fā)器
9.4 單穩(wěn)態(tài)觸發(fā)器
9.5 多諧振蕩器
本章小結(jié)
習(xí)題
第10章數(shù)模和模數(shù)轉(zhuǎn)換器
10.1 數(shù)模轉(zhuǎn)換器（DAC）
10.2 模數(shù)轉(zhuǎn)換器（ADC）
10.3 集成DAC、ADC及其應(yīng)用
本章小結(jié)
習(xí)題
第11章數(shù)字系統(tǒng)分析與設(shè)計(jì)
11.1 數(shù)字系統(tǒng)概述
11.2 數(shù)字系統(tǒng)的分析
11.3 數(shù)字系統(tǒng)的設(shè)計(jì)
本章小結(jié)
習(xí)題
附錄硬件描述語(yǔ)言VHDL
參考文獻(xiàn)