現(xiàn)代可編程邏輯器件及SOPC應(yīng)用設(shè)計(jì)

第1章 可編程邏輯器件概述
1.1 EDA技術(shù)的發(fā)展概況
1.2 可編程邏輯器件的發(fā)展情況
1.3 硬件描述語言VHDL
1.4 EDA與傳統(tǒng)電子設(shè)計(jì)方法
1.5 IP核
第2章 GAL/CPLD器件結(jié)構(gòu)與應(yīng)用
2.1 概述
2.2 只讀存儲(chǔ)器ROM
2.3 PLD的分類和特點(diǎn)
2.4 GAL的結(jié)構(gòu)
2.5 CPLD器件簡(jiǎn)介
2.6 CPLD的編程與配置
第3章 現(xiàn)場(chǎng)可編程門陣列
3.1 概述
3.2 FPGA的基本結(jié)構(gòu)
3.3 FPGA的配置
第4章 VHDL設(shè)計(jì)初步
4.1 VHDL概述
4.2 譯碼器與編碼器
4.3 比較器
4.4 數(shù)碼轉(zhuǎn)換電路
4.5 算術(shù)運(yùn)算
4.6 計(jì)數(shù)器
4.7 移位寄存器
4.8 狀態(tài)機(jī)
第5章 VHDL語法
5.1 VHDL的結(jié)構(gòu)
5.2 VHDL的語言元素
5.3 VHDL的基本語句
第6章 可編程邏輯器件的開發(fā)環(huán)境
6.1 可編程數(shù)字系統(tǒng)設(shè)計(jì)的輸入
6.2 Altera開發(fā)環(huán)境MAX plusII使用入門
6.3 QuartusII軟件的使用
6.4 Xilinx開發(fā)環(huán)境Fundation使用入門
6.5 ISE集成開發(fā)環(huán)境使用入門
第7章 DSP Builder及SOPC
7.1 DSP Builder
7.2 Nios嵌入式CPU核
第8章 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例
8.1 4位十進(jìn)制頻率計(jì)設(shè)計(jì)
8.2 VGA圖像顯示控制器設(shè)計(jì)
8.3 模擬波形發(fā)生器電路設(shè)計(jì)
8.4 通用異步收發(fā)器
8.5 電子琴電路
參考文獻(xiàn)