SystemC片上系統(tǒng)設(shè)計(jì)

第1章電子系統(tǒng)設(shè)計(jì)方法學(xué)和系統(tǒng)級描述語言概述
1.1片上系統(tǒng)對設(shè)計(jì)描述語言的要求
1.2傳統(tǒng)硬件描述語言VerilogHDL和VHDL
1.3SystemC的歷史
1.4SystemC到底是什么
1.5基于SystemC的設(shè)計(jì)流程
1.6一個(gè)“Hello,SystemC!”建模實(shí)例
1.7SystemC的系統(tǒng)描述能力
1.8SystemC的開發(fā)工具
1.9使用VisualC++編輯和編譯SystemC設(shè)計(jì)
1.10利用ModelSim查看SysternC產(chǎn)生的波形文件
習(xí)題
第2章SystemC基本語法
2.1模塊
2.1.1模塊的定義
2.1.2模塊的端口
2.1.3模塊的信號(hào)
2.1.4位置關(guān)聯(lián)
2.1.5名字關(guān)聯(lián)
2.1.6模塊內(nèi)部數(shù)據(jù)
2.1.7模塊的構(gòu)造函數(shù)
2.1.8模塊的析構(gòu)函數(shù)
2.2端口和信號(hào)
2.2.1端口和信號(hào)的基本概念
2.2.2端口和信號(hào)的讀寫
2.2.3端口和信號(hào)類型
2.2.4端口和信號(hào)的多驅(qū)動(dòng)處理
2.2.5端口和信號(hào)的綁定
2.2.6SystemC時(shí)鐘模型
2.2.7SystemC時(shí)間模型
2.3基本數(shù)據(jù)類型
2.3.1scbit和sclogic數(shù)據(jù)類型
2.3.2固定精度整型數(shù)據(jù)類型scint和scuint
2.3.3任意精度整型數(shù)據(jù)類型sc_bigint和sc_biguint
2.3.4任意長度比特和邏輯向量
2.3.5用戶自定義類型
2.4定點(diǎn)數(shù)據(jù)類型
2.4.1SystemC定點(diǎn)數(shù)據(jù)類型
2.4.2定點(diǎn)數(shù)據(jù)的字長和整數(shù)部分字長
2.4.3定點(diǎn)數(shù)據(jù)的量化模式
2.4.4量化模式SCRND
2.4.5量化模式SCRNDZERO
2.4.6量化模式SCRNDMININF
2.4.7量化模式SCRNDINF
2.4.8量化模式SCRNDCONV
2.4.9量化模式SCTRN
2.4.10量化模式SCTRNZERO
2.4.11定點(diǎn)數(shù)據(jù)的溢出模式
2.4.12溢出模式SCSAT
2.4.13溢出模式SCSATZERO
2.4.14溢出模式SCSATSYM
2.4.15溢出模式SCWRAP
2.4.16溢出模式SCWRAPSM
2.4.17定點(diǎn)數(shù)據(jù)類型支持的運(yùn)算符
2.4.18定點(diǎn)數(shù)據(jù)類型的狀態(tài)信息
2.4.19將定點(diǎn)數(shù)據(jù)類型轉(zhuǎn)換為字符串
2.4.20一個(gè)定點(diǎn)FIR濾波器設(shè)計(jì)實(shí)例
2.5進(jìn)程
2.5.1SystemC進(jìn)程基礎(chǔ)
2.5.2方法進(jìn)程SCMETHOD
2.5.3線程進(jìn)程SCTHREAD
2.5.4鐘控線程進(jìn)程
2.5.5wait_until().wait()和next_trigger()
2.5.6watching結(jié)構(gòu)
2.5.7局部watching
2.6仿真與波形跟蹤
2.6.1SystemC設(shè)計(jì)的頂層函數(shù)sc_main()
2.6.2仿真控制
2.6.3SystemC波形跟蹤概述
2.6.4創(chuàng)建和關(guān)閉波形跟蹤文件
2.6.5跟蹤標(biāo)量型變量和信號(hào)
2.6.6跟蹤聚合型變量和信號(hào)
2.6.7仿真和波形跟蹤實(shí)例
習(xí)題
第3章寄存器傳輸級SystemC設(shè)it
3.1SystemC寄存器傳輸級設(shè)計(jì)和綜合
3.1.1什么是綜合
3.1.2為什么要用SystemC進(jìn)行RTL建模
3.2RTL風(fēng)格的SystemC編程
3.2.1定義模塊和進(jìn)程
3.2.2創(chuàng)建模塊
3.2.3定義敏感表
3.2.4信號(hào)和變量的讀寫
3.3SystemC的可綜合語言子集和可綜合數(shù)據(jù)類型
3.3.1可綜合語言子集詳解
3.3.2可綜合的數(shù)據(jù)類型詳解
3.3.3可綜合修改建議
3.4可綜合RTL編程參考實(shí)例
3.4.1寄存器建模
3.4.2三態(tài)邏輯建模
3.4.3組合邏輯建模
3.4.4有限狀態(tài)機(jī)建模
習(xí)題
第4章SystemC行為建模
4.1行為級建模的目的
4.2接口.端口和通道的基本概念
4.3接口
4.3.1接口的定義
4.3.2存儲(chǔ)器接口實(shí)例
4.3.3接口基類scinterface
4.4端口
4.4.1自定義端口
4.4.2一個(gè)端口實(shí)例
4.4.3端口基類scport
4.4.4一個(gè)連接到多個(gè)接口的端口實(shí)例
4.4.5直接通道調(diào)用
4.5通道基礎(chǔ)
4.5.1端口與通道的關(guān)聯(lián)
4.5.2通道的同步規(guī)則
4.5.3靜態(tài)規(guī)則檢查
4.5.4動(dòng)態(tài)規(guī)則檢查
4.5.5通道的屬性
4.6基本通道
4.6.1sc_signal.sc_signal_rv和sc_buffer
4.6.2sc_mutex
4.6.3sc_fifo
4.6.4sc_semaphore
4.7分層通道
4.7.1分層通道的定義
4.7.2一般分層通道
4.7.3特殊分層通道
4.8系統(tǒng)建模中的分層模型
4.8.1系統(tǒng)建模中通信的抽象層次
4.8.2寄存器傳輸層
4.8.3傳輸層
4.8.4交易層
4.8.5消息層
4.9SystemC的交易級建模
4.9.1交易的概念
4.9.2嵌入式軟件開發(fā)與交易級建模
4.9.3交易級建模用于系統(tǒng)結(jié)構(gòu)探索
4.9.4SystemC交易級建模的特點(diǎn)
4.10通信細(xì)化
4.10.1通信細(xì)化的概念
4.10.2一個(gè)通信細(xì)化實(shí)例
習(xí)題
第5章SystemC的Master-Slave通信庫
5.1SystemCMaster-Slave通信庫綜述
5.2SystemCMaster-Slave通信庫的安裝
5.3功能級的Master-Slave通信庫
5.3.1一個(gè)Master-Slave通信的簡單實(shí)例
5.3.2串行信道sc_linkmp和內(nèi)嵌執(zhí)行語法簡介
5.3.3主.從端口語法
5.3.4從進(jìn)程語法
5.3.5多點(diǎn)通信中的內(nèi)嵌執(zhí)行語法
5.3.6并行通信與主-從通信的結(jié)合
5.3.7通信端口連接規(guī)則和實(shí)例
5.3.8抽象端口類詳解
5.4總線周期精確級的Master-Slave通信庫
5.4.1利用總線協(xié)議進(jìn)行通信細(xì)化
5.4.2模塊細(xì)化
5.4.3信道細(xì)化
5.4.4預(yù)定義的總線協(xié)議
5.4.5端口追蹤
5.4.6用戶自定義的總線協(xié)議
5.5Master-SIave通信庫實(shí)例
5.5.1功能級的FIFO模型
5.5.2BCA級的FIFO實(shí)例
習(xí)題
第6章TLM設(shè)計(jì)實(shí)例——片上總線
6.1片上總線系統(tǒng)概述
6.2從設(shè)備接口
6.3快速存儲(chǔ)器的實(shí)現(xiàn)
6.4慢速存儲(chǔ)器的實(shí)現(xiàn)
6.5通用串口的實(shí)現(xiàn)
6.6總線主設(shè)備接口
6.7總線主設(shè)備
6.8總線的實(shí)現(xiàn)
6.8.1直接接口的實(shí)現(xiàn)
6.8.2非阻塞型接口的實(shí)現(xiàn)
6.8.3阻塞型接口的實(shí)現(xiàn)
6.8.4助手函數(shù)endofelaboration的實(shí)現(xiàn)
6.8.5助手函數(shù)get_slave的實(shí)現(xiàn)
6.8.6助手函數(shù)get_request的實(shí)現(xiàn)
6.8.7助手函數(shù)get_nextrequest的實(shí)現(xiàn)
6.8.8助手函數(shù)clearlocks的實(shí)現(xiàn)
6.8.9助手函數(shù)handlerequest的實(shí)現(xiàn)
6.9仲裁器接口
6.10仲裁器模塊的定義
6.11仲裁器策略的實(shí)現(xiàn)——函數(shù)arbitrate()
習(xí)題
第7章SystemC與傳統(tǒng)硬件描述語言VHDL/VerilogHDL的比較
7.1SystemC與傳統(tǒng)硬件描述語言的關(guān)系
7.2SystemC與VHDL的語法等效性
7.2.1ENTITY.ARCHITECTURE與SCMODULE之間的等效性
7.2.2process與method之間的等效性
7.2.3信號(hào)定義和端口聲明
7.2.4例化和端口映射
7.2.5運(yùn)算符
7.2.6數(shù)據(jù)類型
7.3SystemC與VerilogHDL的語法等效性
7.3.1基本構(gòu)成單元
7.3.2進(jìn)程
7.3.3時(shí)間模型
7.3.4分支控制語句
7.4SystemC與VHDL／VerilogHDL等效的設(shè)計(jì)實(shí)例
7.4.1異步復(fù)位的D觸發(fā)器
7.4.2移位寄存器
7.4.3計(jì)數(shù)器
7.4.4有限狀態(tài)機(jī)
習(xí)題
第8章基于SystemC的驗(yàn)證方法學(xué)
8.1SystemC驗(yàn)證標(biāo)準(zhǔn)
8.2與SystemC驗(yàn)證方法學(xué)相關(guān)的術(shù)語
8.3SystemC的驗(yàn)證標(biāo)準(zhǔn)
8.3.1交易器建模的風(fēng)格
8.3.2動(dòng)態(tài)并發(fā)性建模
8.3.3交易處理和記錄
8.3.4受約束的隨機(jī)數(shù)產(chǎn)生
8.3.5SCV標(biāo)準(zhǔn)支持的其他用于功能驗(yàn)證的特性
8.4驗(yàn)證實(shí)例
習(xí)題
第9章SystemC的開發(fā)工具
9.1利用SystemC_win編譯和仿真SystemC設(shè)計(jì)
9.2使用WaveViewer查看波形
9.3MATLAB用于System算法模塊的驗(yàn)證
9.3.1將MATLAB作為SystemC驗(yàn)證程序的計(jì)算引擎
9.3.2MATLAB作為計(jì)算引擎的例子
9.3.3MATLAB作為I／O與SystemC驗(yàn)證程序通信
9.3.4MATLAB作為驗(yàn)證I／O的例子
9.3.3兩種方法的優(yōu)缺點(diǎn)
習(xí)題
附錄部分名詞術(shù)語英漢對照
參考文獻(xiàn)