半導(dǎo)體集成電路

第1章  集成電路的基本制造工藝                  
     1. 1  雙極集成電路的基本制造工藝                  
     1. 1. 1  典型的雙極集成電路工藝                  
     1. 1. 2  雙極集成電路中元件的形成過(guò)程和元件結(jié)構(gòu)                  
     1. 2  MOS集成電路的基本制造工藝                  
     1. 2. 1  N溝硅柵E／D MoS集成電路工藝                  
     1. 2. 2  CMoS集成電路工藝                  
     1. 3  Bi-CMOS工藝                  
     1. 3. 1  以CMOS工藝為基礎(chǔ)的Bi—CMOS工藝                  
     1. 3. 2  以雙極工藝為基礎(chǔ)的Bi—CMOS工藝                  
     復(fù)習(xí)思考題                  
   第2章  集成電路中的晶體管及其寄生效應(yīng)                  
     2. 1  理想本征集成雙極晶體管的埃伯斯—莫爾(EM)模型                  
     2. 2  集成雙極晶體管的有源寄生效應(yīng)                  
     2. 2. 1  NPN管工作于正向工作區(qū)和截止區(qū)的情況                  
     2. 2. 2  NPN管工作于反向工作區(qū)的情況                  
     2. 2. 3  NPN管工作于飽和區(qū)的情況                  
     2. 3  集成雙極晶體管的無(wú)源寄生效應(yīng)                  
     2. 3. 1  集成NPN晶體管中的寄生電阻                  
     2. 3. 2  集成NPN晶體管中的寄生電容                  
     2. 4  集成電路中的PNP管                  
     2. 4. 1  橫向PNP管                  
     2. 4. 2  襯底PNP管                  
     2. 4. 3  自由集電極縱向PNP管                  
     2. 5  集成二極管                  
     2. 5. 1  一般集成二極管                  
     2. 5. 2  集成齊納二極管和次表面齊納管                  
     2. 6  肖特基勢(shì)壘二極管(SBD)和肖特基箝位晶體管(SCT)                  
     2. 6. 1  肖特基勢(shì)壘二極管                  
     2. 6. 2  肖特基箝位晶體管                  
     2. 6. 3  SBD和SCT的設(shè)計(jì)                  
     2. 7  MOS集成電路中的有源寄生效應(yīng)                  
     2. 7. 1  場(chǎng)區(qū)寄生MOSFET                  
     2. 7. 2  寄生雙極型晶體管                  
     2. 7. 3  寄生PNPN效應(yīng)                  
     2. 8  集成電路中的MOS晶體管模型                  
     2. 8. 1  MOSl模型                  
     2. 8. 2  MOS2模型                  
     2. 8. 3  MOS3模型                  
     復(fù)習(xí)思考題                  
   第3章  集成電路中的無(wú)源元件                  
     3. 1  集成電阻器                  
     3. 1. 1  基區(qū)擴(kuò)散電阻                  
     3. 1. 2  其他常用的集成電阻器                  
     3. 1. 3  MOS集成電路中常用的電阻                  
     3. 2  集成電容器                  
     3. 2. 1  雙極集成電路中常用的集成電容器                  
     3. 2. 2  MOS集成電路中常用的MOS電容器                  
     3. 3  互連(內(nèi)連線)                  
     3. 3. 1  金屬膜互連                  
     3. 3. 2  擴(kuò)散區(qū)連線                  
     3. 3. 3  多晶硅連線                  
     3. 3. 4  交叉連線                  
     復(fù)習(xí)思考題                  
   第4章  晶體管—晶體管邏輯(TTL)電路                  
     4. 1  一般的TTL與非門                  
     4. 1. 1  標(biāo)準(zhǔn)TTL與非門(四管單元)                  
     4. 1. 2  54H／74H五管單元與非門                  
     4. 1. 3  六管單元與非門                  
     4. 2  STTL和LSTTL電路                  
     4. 2. 1  六管單元STTL與非門電路                  
     4. 2. 2  低功耗肖特基TTL(LSTTL)電路                  
     4. 3  LSTTL門電路的邏輯擴(kuò)展                  
     4. 3. 1  OC門                  
     4. 3. 2  三態(tài)邏輯(TSL)門                  
     4. 4  ASTTl和ALSTTL電路                  
     4. 5  中. 大規(guī)模集成電路中的簡(jiǎn)化邏輯門                  
     4. 5. 1  簡(jiǎn)化邏輯門                  
     4. 5. 2  單管邏輯門                  
     4. 6  LSTTL電路的版圖設(shè)計(jì)                  
     復(fù)習(xí)思考題                  
   第5章  發(fā)射極福合邏輯(ECL)電路                  
     5. 1  ECL門電路的工作原理                  
     5. 1. 1  射極耦合電流開(kāi)關(guān)                  
     5. 1. 2  射極輸出器                  
     5. 1. 3  參考電壓源                  
     5. 2  ECL電路的邏輯擴(kuò)展                  
     5. 3  ECL電路的版圖設(shè)計(jì)特點(diǎn)                  
     5. 3. 1  劃分隔離區(qū)                  
     5. 3. 2  元器件的設(shè)計(jì)                  
     5. 3. 3  布局布線                  
     復(fù)習(xí)思考題                  
   第6章  集成注入邏輯(I2L)電路                  
     6. 1  1  I2L電路基本單元的結(jié)構(gòu)                  
     6. 2  I2L基本單元電路的工作原理                  
     6. 2. 1  當(dāng)前級(jí)的輸出為l態(tài)時(shí)的情況                  
     6. 2. 2  當(dāng)前級(jí)的輸出為0態(tài)時(shí)的情況                  
     6. 3  I2L電路分析                  
     6. 3. 1  I2L電路中的器件分析                  
     6. 3. 2  I2l電路分析                  
     6. 4  I2L電路的邏輯組合                  
     6. 5  I2L電路的工藝與版圖設(shè)計(jì)                  
     6. 5. 1  I2L電路的工藝設(shè)計(jì)                  
     6. 5. 2  I2L電路的版圖設(shè)計(jì)                  
     復(fù)習(xí)思考題                  
   第7章  MOS反相器                  
     7. 1  自舉反相器                  
     7. 2  耗盡負(fù)載反相器(E／D反相器)                  
     7. 3  CMOS反相器                  
     7. 3. 1  CMOS反相器的直流特性                  
     7. 3. 2  噪聲容限                  
     7. 3. 3  開(kāi)關(guān)特性                  
     7. 3. 4  功耗                  
     7. 4  靜態(tài)內(nèi)部反相器的設(shè)計(jì)                  
     7. 4. 1  有比反相器的設(shè)計(jì)                  
     7. 4. 2  CMOS反相器的設(shè)計(jì)                  
     7. 5  動(dòng)態(tài)反相器                  
     7. 5. 1  動(dòng)態(tài)有比反相器                  
     7. 5. 2  動(dòng)態(tài)無(wú)比反相器                  
     7. 5. 3  漏舉電路                  
     7. 6  按比例縮小理論                  
     7. 6. 1  器件和引線按CE理論縮小的規(guī)則                  
     7. 6. 2  按比例縮小的CV理論                  
     7. 6. 3  按比例縮小的QCV理論                  
     復(fù)習(xí)思考題                  
   第8章  MOS基本邏輯單元                  
     8. 1  NMOS邏輯結(jié)構(gòu)                  
     8. 1. 1  NMOS或非門電路                  
     8. 1. 2  NMOS與非門電路                  
     8. 1. 3  NMOS組合邏輯電路                  
     8. 2  CMOS邏輯結(jié)構(gòu)                  
     8. 2. 1  CMOS互補(bǔ)邏輯                  
     8. 2. 2  偽NMOS邏輯                  
     8. 2. 3  動(dòng)態(tài)CMOS邏輯                  
     8. 2. 4  鐘控CMOS邏輯                  
     8. 2. 5  CMOS多米諾邏輯                  
     8. 3  級(jí)聯(lián)級(jí)的負(fù)載                  
     8. 4  影響門的電氣和物理結(jié)構(gòu)設(shè)計(jì)的因素                  
     8. 4. 1  MOS管的串聯(lián)和并聯(lián)                  
     8. 4. 2  襯偏調(diào)制效應(yīng)                  
     8. 4. 3  源漏電容                  
     8. 4. 4  電荷的再分配                  
     8. 5  各種邏輯類型的比較                  
     8. 6  傳輸門邏輯                  
     8. 7  RS觸發(fā)器                  
     8. 7. 1  NMOS RS觸發(fā)器                  
     8. 7. 2  CMOS RS觸發(fā)器                  
     8. 8  時(shí)鐘脈沖控制觸發(fā)器                  
     8. 8. 1  NMOS結(jié)構(gòu)的時(shí)鐘脈沖控制觸發(fā)器                  
     8. 8. 2  CMOS結(jié)構(gòu)的時(shí)鐘脈沖控制觸發(fā)器                  
     8. 9  D觸發(fā)器                  
     8. 9. 1  NMoS D觸發(fā)器                  
     8. 9. 2  CMOS D觸發(fā)器                  
     8. 10  施密特觸發(fā)器                  
     復(fù)習(xí)思考題                  
   第9章  MOS邏輯功能部件                  
     9. 1  多路開(kāi)關(guān)                  
     9. 2  加法器和進(jìn)位鏈                  
     9. 2. 1  組合邏輯加法器                  
     9. 2. 2  傳輸門加法器                  
     9. 2. 3  進(jìn)位鏈                  
     9. 3  算術(shù)邏輯單元                  
     9. 3. 1  以E／D NMOS反相器為主體的算術(shù)邏輯單元                  
     9. 3. 2  以傳輸門為主體的算術(shù)邏輯單元                  
     9. 4  寄存器                  
     9. 4. 1  雙港寄存器                  
     9. 4. 2  移位寄存器                  
     9. 4. 3  堆棧移位寄存器                  
     9. 4. 4  動(dòng)態(tài)移位寄存器                  
     復(fù)習(xí)思考題                  
   第10章  存儲(chǔ)器                  
     10. 1  存儲(chǔ)器的結(jié)構(gòu)                  
     10. 2  掩模編程ROM                  
     10. 3  現(xiàn)場(chǎng)可編程ROM(PROM)                  
     10. 4  可擦除可編程ROM(EPROM)                  
     10. 5  電可擦除可編程ROM(E2PROM)                  
     10. 5. 1  TEE8502的總體結(jié)構(gòu)和工作模式                  
     10. 5. 2  存儲(chǔ)單元和存儲(chǔ)矩陣                  
     10. 5. 3  外圍電路                  
     lo. 6  靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)                  
     10. 7  動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)                  
     復(fù)習(xí)思考題                  
   第11章  接口電路                  
     11. 1  雙極邏輯系列間的接口電路                  
     11. 1. 1  ECL和TTL之間的接口電路                  
     11. 1. 2  I2L和TTL之間的接口電路                  
     11. 2  TTL和MOS邏輯系列間的接口電路                  
     11. 2. 1  TTL到CMOS的接口電路                  
     11. 2. 2  CMOS到TTL的接口電路                  
     11. 2. 3  E/D NMOS與TTL之間的接口電路                  
     復(fù)習(xí)思考題                  
   第12章  模擬集成電路中的基本單元電路                  
     12. 1  單管. 復(fù)合器件及雙管放大級(jí)                  
     12. 1. 1  雙極晶體管復(fù)合器件及雙管放大級(jí)                  
     12. 1. 2  MOS管放大級(jí)                  
     12. 2  恒流源電路                  
     12. 2. 1  精密匹配電流源                  
     12. 2. 2  PNP恒流源                  
     12. 3  偏置電壓源和基準(zhǔn)電壓源電路                  
     12. 3. 1  雙極型三管能隙基準(zhǔn)源                  
     12. 3. 2  雙極型二管能隙基準(zhǔn)源                  
     12. 3. 3  E/D NMOS基準(zhǔn)電壓源                  
     12. 3. 4  CMOS基準(zhǔn)電壓源                  
     復(fù)習(xí)思考題                  
   第13章  集成運(yùn)算放大器                  
     13. 1  運(yùn)算放大器的輸入級(jí)                  
     13. 1. 1  雙極晶體管射耦對(duì)差分輸入級(jí)                  
     13. 1. 2  MOS源耦對(duì)差分輸入級(jí)                  
     13. 2  輸出級(jí)電路                  
     13. 2. 1  雙極型輸出級(jí)電路                  
     13. 2. 2  MOS輸出級(jí)電路                  
     13. 3  雙極型集成運(yùn)算放大器                  
     13. 3. 1  741型通用集成運(yùn)放                  
     13. 3. 2  其他特殊運(yùn)放                  
     13. 4  MOS集成運(yùn)算放大器                  
     13. 4. 1  MOS集成運(yùn)放的特點(diǎn)                  
     13. 4. 2  E/D NMOS集成運(yùn)放                  
     13. 4. 3  全增強(qiáng)型NMOS集成運(yùn)放                  
     13. 4. 4  CMOS集成運(yùn)放                  
     13. 5  集成運(yùn)算放大器的版圖設(shè)計(jì)                  
     13. 5. 1  雙極型集成運(yùn)放的版圖設(shè)計(jì)                  
     13. 5. 2  MOS集成運(yùn)放的版圖設(shè)計(jì)                  
     復(fù)習(xí)思考題                  
   第14章  MOS開(kāi)關(guān)電容電路                  
     14. 1  開(kāi)關(guān)電容等效電阻電路                  
     14. 1. 1  并聯(lián)型開(kāi)關(guān)電容等效電阻電路                  
     14. 1. 2  串聯(lián)型開(kāi)關(guān)電容等效電阻電路                  
     14. 2  開(kāi)關(guān)電容積分器                  
     14. 3  開(kāi)關(guān)電容低通濾波器                  
     復(fù)習(xí)思考題                  
   第15章  集成穩(wěn)壓器                  
     15. 1  集成穩(wěn)壓器的基本結(jié)構(gòu)                  
     15. 2  啟動(dòng)電路                  
     15. 2. 1  JFET啟動(dòng)電路                  
     15. 2. 2  晶體管隔離啟動(dòng)電路                  
     15. 3  保護(hù)電路                  
     15. 3. 1  調(diào)整管的過(guò)流及安全工作區(qū)保護(hù)                  
     15. 3. 2  過(guò)熱保護(hù)                  
     15. 4  三端固定輸出電壓式穩(wěn)壓電源                  
     15. 4. 1  啟動(dòng)電路                  
     15. 4. 2  保護(hù)電路                  
     15. 4. 3  基準(zhǔn)電壓源和誤差放大器                  
     15. 4. 4  取樣電阻                  
     15. 5  集成穩(wěn)壓器的版圖設(shè)計(jì)                  
     15. 5. 1  調(diào)整管的版圖設(shè)計(jì)                  
     15. 5. 2  集成穩(wěn)壓器版圖設(shè)計(jì)的熱對(duì)稱考慮                  
     復(fù)習(xí)思考題                  
   第16章  D／A, A／D變換器                  
     16. 1  D／A變換器的基本原理                  
     16. 2  D／A變換器的基本類型                  
     16. 2. 1  電流定標(biāo)D／A變換器                  
     16. 2. 2  電壓定標(biāo)D／A變換器                  
     16. 2. 3  電荷定標(biāo)D／A變換器                  
     16. 3  A／D變換器的變換原理                  
     16. 3. 1  A／D變換器的方框圖                  
     16. 3. 2  主要變換誤差                  
     16. 4  A／D變換器的基本類型                  
     16. 4. 1  積分型A／D變換器                  
     16. 4. 2  逐次逼近式A／D變換器                  
     復(fù)習(xí)思考題                  
   第17章  集成電路設(shè)計(jì)概述                  
     復(fù)習(xí)思考題                  
   第18章  集成電路的正向設(shè)計(jì)                  
     18. 1  MOS集成電路的正向設(shè)計(jì)                  
     18. 1. 1  74HCl39電路簡(jiǎn)介                  
     18. 1. 2  電路設(shè)計(jì)                  
     18. 1. 3  工程估算                  
     18. 1. 4  電路模擬                  
     18. 1. 5  版圖設(shè)計(jì)                  
     18. 1. 6  版圖檢查                  
     18. 2  雙極型集成電路的正向設(shè)計(jì)                  
     18. 2. 1  雙極型集成電路設(shè)計(jì)的特點(diǎn)                  
     18. 2. 2  雙極型集成電路中元件的圖形設(shè)計(jì)                  
     18. 2. 3  雙極型集成電路的版圖設(shè)計(jì)原則                  
     18. 2. 4  雙極型集成電路版圖設(shè)計(jì)舉例                  
     復(fù)習(xí)思考題                  
   第19章  集成電路的芯片解剖                  
     19. 1  MOS集成電路的芯片解剖                  
     19. 1. 1  74HCl93芯片概況                  
     19. 1. 2  芯片解剖過(guò)程                  
     19. 1. 3  電路分析                  
     19. 1. 4  邏輯功能的分析                  
     19. 1. 5  版圖設(shè)計(jì)規(guī)則的分析                  
     19. 1. 6  抑制Latch—up效應(yīng)的措施                  
     19. 1. 7  版圖的布局布線                  
     19. 2  雙極型集成電路的芯片解剖                  
     復(fù)習(xí)思考題                  
   第20章  集成電路設(shè)計(jì)方法                  
     20. 1  全定制設(shè)計(jì)方法                  
     20. 2  符號(hào)法版圖設(shè)計(jì)                  
     20. 3  半定制設(shè)計(jì)方法                  
     20. 3. 1  標(biāo)準(zhǔn)單元設(shè)計(jì)法                  
     20. 3. 2  門陣列設(shè)計(jì)方法                  
     20. 4  可編程邏輯器件(PLD)設(shè)計(jì)法                  
     20. 5  現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)法                  
     復(fù)習(xí)思考題                  
   第21章  集成電路的可靠性設(shè)計(jì)和可測(cè)性設(shè)計(jì)簡(jiǎn)介                  
     21. 1  可靠性設(shè)計(jì)                  
     21. 1. 1  集成電路的固有可靠性                  
     21. 1. 2  電路設(shè)計(jì)中提高可靠性的措施                  
     21. 1. 3  版圖設(shè)計(jì)中提高可靠性的措施                  
     21. 1. 4  工藝設(shè)計(jì)中提高可靠性的措施                  
     21. 2  可測(cè)性設(shè)計(jì)                  
     21. 2. 1  可測(cè)性設(shè)計(jì)的重要性                  
     21. 2. 2  可測(cè)性設(shè)計(jì)簡(jiǎn)介                  
     復(fù)習(xí)思考題                  
   第22章  集成電路的計(jì)算機(jī)輔助設(shè)計(jì)簡(jiǎn)介                  
     22. 1  概述                  
     22. 2  集成電路CAD中常用的工具簡(jiǎn)介                  
     22. 2. 1  器件模擬                  
     22. 2. 2  電路模擬                  
     22. 2. 3  邏輯模擬                  
     22. 2. 4  版圖設(shè)計(jì)階段                  
     22. 3  VHDL簡(jiǎn)介                  
     22. 3. 1  VHDL術(shù)語(yǔ)                  
     22. 3. 2  VHDL的主體結(jié)構(gòu)                  
     22. 3. 3  VHDL描述舉例                  
     復(fù)習(xí)思考題                  
     主要參考文獻(xiàn)