微型計算機原理

緒論
第一章 微型計算機系統(tǒng)組成及工作原理
1.1 計算機中的數(shù)值與編碼系統(tǒng)
1.1.1 計算機中數(shù)值的編碼
1.1.2 計算機中信息的編碼表示
1.1.3 基本數(shù)據(jù)類型
1.1.4 計算機的基本結構
1.2 微型計算機基本工作原理
1.2.1 指令與程序概述
1.2.3 指令類別
1.2.3 指令與程序的執(zhí)行
1.2.4 程序執(zhí)行過程舉例
1.3 微型計算機的基本功能與先進技術
1.3.1 順序執(zhí)行技術
1.3.2 微程序控制技術
1.3.3 流水線技術
1.3.4 高速緩沖存儲器技術
1.3.5 虛擬存儲器技術
1.3.6 亂序執(zhí)行技術
1.3.7 CISC與RISC結構
1.4 現(xiàn)代微型計算機系統(tǒng)組成結構舉例
1.4.1 現(xiàn)代微型計算機系統(tǒng)組成結構
1.4.2 微型計算機的硬件系統(tǒng)
1.4.3 微型計算機的操作系統(tǒng)——Windows操作系統(tǒng)
習題與思考題
第二章 微處理器與系統(tǒng)結構
2.1 微處理器的基本結構
2.1.1 算術邏輯單元ALU
2.1.2 控制與定時部件——控制器
2.1.3 總線與總線緩沖器
2.1.4 寄存器陣列
2.2 8086／8088微處理器
2.2.1 8086／8088 CPU的功能結構
2.2.2 8086／8088 CPU的寄存器結構
3.3.3 8086／8088 CPU的引腳信號及功能
2.3 8086系統(tǒng)的組成
2.4 8086／8088的總線操作和時序
2.5 80X86／Pentium微處理器
2.5.1 80X86／Pentium特點與內(nèi)部功能結構
2.5.2 Intel 80486微處理器體系結構
習題與思考題
第三章 80X86尋址方式與指令系統(tǒng)
3.1 80X86尋址方式
3.2 80X86的指令格式
3.3 80X86指令系統(tǒng)
3.3.1 數(shù)據(jù)傳送指令
3.3.2 算術運算指令
3.3.3 邏輯運算指今
3.3.4 控制轉移指令
3.3.5 串操作指令
3.3.6 輸入／輸出指令
3.3.7 處理器控制指令
3.3.8 中斷指令
3.9 指令前綴
3.4 80X86的指令擴充
3.4.1 80286指令擴充
3.4.2 80386擴充的指令
3.4.3 80486擴充的指令
習題與思考題
第四章 匯編語言及其程序設計
4.1 匯編語言
4.1.1 匯編語言程序的結構和語句行構成
4.1.2 常用偽指令
4.2 匯編語言程序設計
4.2.1 程序的基本結構形式
4.2.2 算術運算和邏輯運算秩序
4.2.3 碼制轉換程序
4.2.4 表處理程序
4.2.5 串數(shù)據(jù)處理程序
4.3 子程序設計
4.3.1 主、子程序的參數(shù)傳遞
4.3.2 主、子程序的現(xiàn)場保護
4.3.3 子程序設計舉例
4.4 匯編語言與高級語言的接口
4.4.1 C語言調用匯編語言過程的約定
4.4.2 DOS功能調用
4.5 匯編語言程序上機過程
習題與思考題
第五章 輸入/輸出接口
5.1 輸入/輸出接口概述
5.1.1 為什么要使用I／O接口
5.1.2 接口電路中的信息
5.1.3 接口的基本功能與基本結構
5.2 I／O端口的編址方式
5.2.1 存儲器映像方式
5.2.2 獨立I／O編址方式
5.2.3 80X86的I/O端口編址方式
5.3 I／O同步控制方式
5.3.1 程序查詢式控制
5.3.2 中斷式控制
5.3.3 直接存儲器存取式控制
5.3.4 專用I／O處理器控制方式
5.4 總線握手
5.4.1 同步總線協(xié)定
5.4.2 異步總線協(xié)定
5.4.3 半同步總線協(xié)定
5.4.4 周期分裂式總線協(xié)定
5.5 總線接口標準
5.5.1 總線標準概述
5.5.2 ISA總線
5.5.3 EISA總線
5.5.4 PCI局部總線
5.5.5 USB總線
習題與思考題
第六章 半導體存儲器、內(nèi)存儲器及其管理
6.1 概述
6.1.1 存儲器體系的分級結構
6.1.2 存儲器的分類及選用
6.1.3 存儲器的技術指標
6.1.4 內(nèi)存儲器的基本結構
6.2 存儲器芯片的選擇
6.2.1 RAM和ROM的選用
6.2.2 RAM類型的選用
6.2.3 ROM類型的選用
6.3 只讀存儲器ROM
6.3.1 掩膜ROM
6.3.2 EPROM
6.3.3 電擦除可編程型只讀存儲器EEPROM
6.3.4 可編程只讀存儲器FLASH
6.4 靜態(tài)存儲器SRAM
6.4.1 SRAM的基本存儲單元
6.4.2 SRAM的管腳信號與讀寫操作
6.4.3 SRAM的內(nèi)部結構
6.4.4 多端口靜態(tài)隨機存儲器Multi-SRAM
6.4.5 先進先出存儲器FIFO
6.4.6 非揮發(fā)靜態(tài)隨機存儲器NV SRAM
6.5 動態(tài)存儲器DRAM
6.5.1 基本單元存儲電路
6.5.2 簡單動態(tài)隨機訪問存儲器DRAM芯片舉例
6.6 存儲器系統(tǒng)的組織原理及接口的設計
6.6.1 存儲器的接口信號及接口設計應考慮的問題
6.6.2 存儲器結構的確定
6.6.3 存儲器接口的設計
6.7 高速緩沖存儲器
6.8 虛擬存儲器
6.9 存儲器工作方式及管理
6.9.1 虛擬存儲管理機制
6.9.2 保護機制
6.9.3 虛擬8086方式與實地址方式的比較
習題與思考題
第七章 中斷
7.1 中斷概述
7.1.1 中斷源
7.1.2 中斷處理的全過程
7.1.3 外部中斷源的管理
7.1.4 CPU響應外中斷的條件
7.2 8086的中斷系統(tǒng)
7.2.1 8086的中斷源
7.2.2 中斷類型碼、中斷向量表和中斷向量
7.2.3 中斷響應與處理
7.3 80386／80486的中斷機制
7.3.1 80486的中斷源
7.3.2 中斷和異常的識別
7.3.3 80486中斷和異常的處理
7.3.4 80486實模式下的中斷
7.3.5 80486保護模式下的中斷和異常
7.3.6 虛擬8086模式下的中斷／異常
7.4 可編程中斷控制器8259A
7.4.1 8259A的結構和功能
7.4.2 8259A的編程
7.4.3 8259A的工作方式
7.5 X86系列微機的硬中斷控制邏輯
7.5.1 IBM PC／XT的中斷控制電路
7.5.2 386/486微機的硬中斷控制系統(tǒng)
7.6 中斷調用
7.6.1 BIOS功能調用
7.6.2 DOS功能調用
習題與思考題
第八章 可編程通用接口芯片
8.1 接口芯片的功能與分類
8.2 并行I／O接口
8.2.1 8255A的基本性能
8.2.2 8255A的內(nèi)部結構
8.2.3 8255A的引腳特性和外部連接
8.2.4 8255A的控制字
8.2.5 8255A的工作方式
8.2.6 8255A應用舉例
8.3 可編程計數(shù)/定時器8253／8254
8.3.1 8253基本功能和工作原理
8.3.2 8253的內(nèi)部結構
8.3.3 8253的引腳及讀寫操作選擇
8.3.4 8253的控制字
8.3.5 8253的工作方式
8.3.6 8253應用舉例
8.3.7 8254與8253的比較
8.4 串行通信接口
8.4.1 串行接口及串行通信協(xié)議
8.4.2 串行通信的物理標準
8.4.3 可編程串行異步通信8250
習題與思考題
第九章 微型計算機應用技術
9.1 單片機與嵌入式系統(tǒng)
9.1.1 微控制器
9.1.2 嵌入式系統(tǒng)
9.1.3 單片機的應用模式
9.1.4 單片機種類與供應狀態(tài)
9.2 EDA與可編程ASIC設計技術
9.2.1 EDA概述
9.2.2 可編程ASIC設計技術
9.3 計算機通信與網(wǎng)絡
9.3.1 計算機通信
9.3.2 計算機網(wǎng)絡
9.4 微機在測控系統(tǒng)中的應用
9.4.1 計算機測控系統(tǒng)的一般結構
9.4.2 測控系統(tǒng)對計算機的要求
9.4.3 計算機測控系統(tǒng)的設計與開發(fā)
9.4.4 微機在開環(huán)控制系統(tǒng)中的應用
9.4.5 微機在閉環(huán)控制系統(tǒng)中的應用
附錄1 ASCII碼
附錄2 調試程序DEBUG
附錄3 8086指令對標志位的影響
附錄4 80X86指令系統(tǒng)
參考文獻