數(shù)字電子技術(shù)基礎(chǔ)

1 數(shù)字邏輯基礎(chǔ)
1.1 緒論
1.1.1 數(shù)字技術(shù)的發(fā)展概況
1.1.2 數(shù)字信號(hào)與數(shù)字電路
1.2 數(shù)制與碼制（常用數(shù)制與編碼）
1.2.1 數(shù)制
1.2.2 幾種常用數(shù)制之間的轉(zhuǎn)換
1.2.3 碼制
1.2.4 算術(shù)運(yùn)算和邏輯運(yùn)算
1.3 邏輯代數(shù)及其基本邏輯運(yùn)算
1.3.1 基本邏輯運(yùn)算
1.3.2 邏輯函數(shù)的幾種表示方法
1.3.3 邏輯函數(shù)各種表示方法的互相轉(zhuǎn)換
1.4 邏輯代數(shù)的基本定律和恒定等式
1.4.1 邏輯代數(shù)的基本定律
1.4.2 邏輯代數(shù)的基本規(guī)則
1.5 邏輯函數(shù)的變換與化簡
1.5.1 邏輯函數(shù)表達(dá)式的變換
1.5.2 邏輯函數(shù)的代數(shù)法化簡
1.5.3 邏輯函數(shù)的卡諾圖化簡法
1.5.4 含無關(guān)項(xiàng)的邏輯函數(shù)及其卡諾圖化簡
習(xí)題
2 集成邏輯門
2.1 概述
2.2 MOS集成門電路
2.2.1 MOS管開關(guān)電路及其開關(guān)特性
2.2.2 CMOS反相器
2.2.3 CMOS反相器的外部特性
2.2.4 CMOS與非門和或非門
2.2.5 CMOS三態(tài)門和漏極開路門
2.2.6 CMOS傳輸門
2.2.7 Bi－CMOS門電路
2.2.8 CMOS電路系列、主要特點(diǎn)和使用中應(yīng)注意的幾個(gè)問題
2.3 其它類型的MOS集成門電路
2.3.1 PMOS門電路
2.3.2 NMOS門電路
2.4 TTL集成門電路
2.4.1 三極管開關(guān)電路及其特性
2.4.2 TTL反相器
2.4.3 其它類型的TTL門電路
2.4.4 TTL的不同系列及性能比較
2.4.5 TTL電路與CMOS電路的接口
習(xí)題
3 組合邏輯電路的分析與設(shè)計(jì)
3.1 組合邏輯電路的分析
3.2 組合邏輯電路的設(shè)計(jì)
3.3 組合邏輯電路中的競爭冒險(xiǎn)
3.3.1 競爭冒險(xiǎn)現(xiàn)象及產(chǎn)生的原因
3.3.2 競爭冒險(xiǎn)消除的方法
習(xí)題
4 常用組合邏輯功能器件
4.1 編碼器
4.1.1 編碼器
4.1.2 集成編碼器
4.2 譯碼器
4.2.1 二進(jìn)制譯碼器
4.2.2 二－十進(jìn)制譯碼器
4.2.3 顯示譯碼器
4.3 數(shù)據(jù)選擇器與數(shù)據(jù)分配器
4.3.1 數(shù)據(jù)選擇器
4.3.2 數(shù)據(jù)分配器
4.4 數(shù)值比較器
4.4.1 1位數(shù)值比較器
4.4.2 兩位數(shù)值比較器
4.4.3 集成數(shù)值比較器
4.5 加法器
4.5.1 1位加法器
4.5.2 多位加法器
習(xí)題
5 觸發(fā)器
5.1 觸發(fā)器及其分類
5.1.1 觸發(fā)器
5.1.2 觸發(fā)器的分類
5.2 基本RS觸發(fā)器
5.2.1 電路結(jié)構(gòu)及工作原理
5.2.1 邏輯功能及觸發(fā)方式
5.3 TTL時(shí)鐘觸發(fā)器
5.3.1 同步RS觸發(fā)器
5.3.2 主從JK觸發(fā)器
5.3.3 邊沿D觸發(fā)器
5.4 CMOS觸發(fā)器
5.4.1 CMOS主從D觸發(fā)器
5.4.2 CMOS主從JK觸發(fā)器
習(xí)題
6 時(shí)序邏輯電路分析與設(shè)計(jì)
6.1 時(shí)序邏輯電路及其分類
6.1.1 時(shí)序邏輯電路
6.1.2 時(shí)序邏輯電路的分類
6.2 時(shí)序邏輯電路狀態(tài)的描述
6.3 同步時(shí)序電路的分析方法
6.3.1 同步時(shí)序電路的分析步驟
6.3.2 同步時(shí)序電路的分析舉例
6.4 同步時(shí)序電路的設(shè)計(jì)方法
6.4.1 同步時(shí)序電路的設(shè)計(jì)步驟
6.4.2 同步時(shí)序電路的設(shè)計(jì)舉例
習(xí)題
7 常用時(shí)序邏輯功能器件
7.1 數(shù)碼寄存器
7.2 移位寄存器
7.2.1 單向移位寄存器
7.2.2 數(shù)據(jù)的并行輸入-行輸出
7.2.3 數(shù)據(jù)串行輸入-行輸出
7.2.4 雙向移位寄存器
7.3 集成移位寄存器
7.4 二進(jìn)制計(jì)數(shù)器
7.4.1 同步二進(jìn)制加法計(jì)數(shù)器
7.4.2 同步二進(jìn)制減法計(jì)數(shù)器
7.4.3 同步二進(jìn)制可逆計(jì)數(shù)器
7.5 8421BCD碼十進(jìn)制計(jì)數(shù)器
7.6 集成計(jì)數(shù)器
7.6.1 集成十進(jìn)制計(jì)數(shù)器
7.6.2 可預(yù)置的同步加法計(jì)數(shù)器
習(xí)題
8 半導(dǎo)體存儲(chǔ)器
8.1 只讀存儲(chǔ)器（ROM）
8.1.1 掩模只讀存儲(chǔ)器（MROM）
8.1.2 可編程ROM
8.2 隨機(jī)存儲(chǔ)器（RAM）
8.2.1 RAM基本結(jié)構(gòu)
8.2.2 靜態(tài)RAM（SRAM）
8.2.3 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）
8.3 存儲(chǔ)器容量的擴(kuò)展
8.3.1 位擴(kuò)展
8.3.2 字?jǐn)U展
習(xí)題
9 數(shù)一模轉(zhuǎn)換器與模一數(shù)轉(zhuǎn)換器
9.1 D／A轉(zhuǎn)換器
9.1.1 倒T型電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
9.1.2 權(quán)電流型D／A轉(zhuǎn)換器
9.1.3 D／A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
9.1.4 集成D／A轉(zhuǎn)換器及其應(yīng)用
9.2 A／D轉(zhuǎn)換器
9.2.1 A／D轉(zhuǎn)換器的一般工作過程
9.2.2 并行比較型A／D轉(zhuǎn)換器
9.2.3 逐次比較型A／D轉(zhuǎn)換器
9.2.4 雙積分式A／D轉(zhuǎn)換器
9.2.5 A／D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
9.2.6 集成A／D轉(zhuǎn)換器及其應(yīng)用
習(xí)題
10 脈沖波形的產(chǎn)生與變換
10.1 多諧振蕩器
10.1.1 由門電路組成的多諧振蕩器
11 可編程邏輯器件
12 現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)
附錄A 美國標(biāo)準(zhǔn)信息
附錄B 常用邏輯符號(hào)對(duì)照表
附錄C 國產(chǎn)半導(dǎo)體集成電路型號(hào)命名法
附錄D 電氣圖用圖形符號(hào)——二進(jìn)制邏輯單元簡介
參考文獻(xiàn)